第３章 系统总线 3.1 总线的基本概念 3.2 总线的分类 3.3 总线特性及性能指标 3.4 总线结构 3.5 总线控制 本章主要知识点小结.

Presentation on theme: "第３章 系统总线 3.1 总线的基本概念 3.2 总线的分类 3.3 总线特性及性能指标 3.4 总线结构 3.5 总线控制 本章主要知识点小结."— Presentation transcript:

1 第３章 系统总线 3.1 总线的基本概念 3.2 总线的分类 3.3 总线特性及性能指标 3.4 总线结构 3.5 总线控制 本章主要知识点小结

2 3.1 总线的基本概念 一、为什么要用总线 在计算机系统中，各子系统间都必须有彼此 相连的接口。比如存储器与 CPU 需要通信， CPU 和输入输出设备（也称为 I/O 设备）同 样也要进行通信。这通常是由总线（ bus ） 完成的。

3 二、什么是总线 三、总线上信息的传送 总线是连接各个部件的信息传输线， 是 各个部件共享的传输介质 串行 并行 3.1 总线的基本概念

4 优点 1 ：低费用 – 由于一组总线可以供多个外部设备共享，因此价 格较低。 优点 2 ：通用性 – 通过定义一种互连模式，新设备可以容易地加到 总线上去。 优点 3 ：简化设计 – 有利于模块化设计，便于生产各种兼容的软、硬 件。 3.1 总线的基本概念 四、总线的优缺点和特点

5 缺点：容易引起通信瓶颈 – 限制 I/O 设备最大吞吐率。 特点： – 共享性：即总线所连接的部件都可通过它传 递信息。 – 分时性：即在某一时刻总线只允许有一个部 件送出数据到总线上。 3.1 总线的基本概念

6 五、总线结构的计算机举例 1. 面向 CPU 的双总线结构框图 中央处理器 CPU I/O 总线 M总线M总线 3.1 主存 I/O 接口 I/O 设备 1 I/O 设备 2 … … I/O 接口 I/O 设备 n 当外设与主存通信 时影响 CPU 效率

7 单总线（系统总线） 2. 单总线结构框图 CPU 主存 I/O 接口 I/O 设备 1 I/O 设备 2 I/O 接口 … I/O 设备 n I/O 接口 … 3.1 当各部件都使用总 线时会发生冲突

8 3. 以存储器为中心的双总线结构框图 系统总线 主存 CPU I/O 接口 I/O 设备 1 … I/O 设备 n I/O 接口 … 存储总线3.1 提高 CPU 效率、 减轻总线负担

9 3.2 总线的分类 按总线在系统中的位置，分为内总线和外 总线。 – 内总线：是指位于计算机系统内部的总线。 内总线又可以分为芯片内部总线和内部系统 总线。 – 外总线：是多台计算机系统之间，或计算机 与一些智能设备之间的连接总线。

10 3.2 总线的分类 内总线又可以分为芯片内部总线和系统内 部总线。 – 芯片内部总线：位于 CPU 芯片内部，它连 接了 CPU 内部的寄存器与算术逻单元 ALU 。 又称为片级总线。 – 系统内部总线：是 CPU 与计算机系统内部 的各个主要功能部件之间的连接总线。内 部系统总线通常都安放在主板或各个插件 板上，所以也称板级总线。

11 3.2 总线的分类 计算机的内总线

12 内总线一般包括数据、地址和控制信号三 类传输线，分别称为数据总线、地址总线 和控制总线。 3.2 总线的分类 数据总线 地址总线 控制总线 双向 与机器字长、存储字长有关 单向 与存储地址、 I/O 地址有关 有出 有入 存储器读、存储器写 总线允许、中断确认 中断请求、总线请求

13 外总线又称为通信总线。 – 外总线用于 计算机系统之间 或 计算机系统与 其他系统（如控制仪表、移动通信等）之间的 通信。 3.2 总线的分类 串行通信总线 并行通信总线 传输方式

14 3.3 总线特性及性能指标 CPU 插板 主存 插板 I/O 插板 一、总线物理实现 BUS 主板

15 1. 机械特性 2. 电气特性 3. 功能特性 4. 时间特性 二、总线特性 尺寸、形状、管脚数 及 排列顺序 传输方向 和有效的 电平 范围 每根传输线的 功能 信号的 时序 关系 3.3 地址 数据 控制

16 三、总线的性能指标 1. 总线宽度 2. 总线带宽 3. 时钟同步 / 异步 4. 总线复用 数据线 的根数 每秒传输的最大字节数（ MBps ） 同步、不同步 地址线 与 数据线 复用 3.3 总线带宽的计算公式： 总线带宽 = 总线宽度 / 总线周期 = 总线宽度 * 总线频率 = 总线宽度 * ( 时钟频率 / n )

17 三、总线的性能指标 5. 信号线数 6. 总线控制方式 7. 其他指标 地址线、数据线和控制线的 总和 负载能力 并发、自动、仲裁、逻辑、计数 四、总线标准 总线标准：可视为系统与各模块、模块 与模块之间的一个互连得标准界面。

18 ISA EISA VESA(LV-BUS) PCI AGP RS-232 USB 模块 系统 总线标准总线标准 模块 四、总线标准 按总线标准设计的接口可视为通用接口。从 而为计算机的软硬件设计提供方便。

19 总线标准数据线总线时钟带宽 ISA16 8 MHz （独立） 15 MBps EISA32 8 MHz （独立） 33 MBps VESA (VL-BUS) 32 32 MHz （ CPU ） 133 MBps PCI 32 64 33 MHz （独立） 64 MHz （独立） 132 MBps 528 MBps AGP32 66.7 MHz （独立） 133 MHz （独立） 266 MBps 533 MBps RS-232 串行通信 总线标准 数据终端设备（计算机）和数据通信设备 （调制解调器）之间的标准接口 USB 串行接口 总线标准 普通无屏蔽双绞线 带屏蔽双绞线 最高 1.5 Mbps (USB1.0) 12 Mbps (USB1.0) 480 Mbps (USB2.0) 3.3 四、总线标准

20 3.4 总线结构 一、单总线结构 单总线（系统总线） CPU 主存 I/O 接口 I/O 设备 1 I/O 设备 2 I/O 接口 … I/O 设备 n I/O 接口 …

21 1. 双总线结构 具有特殊功能的处理器， 由通道对 I/O 统一管理 通道 I/O 接口 设备 n … … I/O 接口 设备 0 CPU 主存 主存总线 I/O 总线 二、多总线结构 3.4

22 2. 三总线结构 主存总线 DMA 总线 I/O 总线 CPU 主存 设备 1 设备 n 高速外设 I/O 接口 … … 3.4

23 3. 三总线结构的又一形式 3.4 局域网 系统总线 CPUCache 局部总线 扩展总线接口 扩展总线 Modem 串行接口 SCSI 局部 I/O 控制器 主存

24 4. 四总线结构 多媒体 Modem 主存 扩展总线接口 局域网 SCSI CPU 串行接口 FAX 系统总线局部总线 高速总线 扩展总线 图形 Cache/ 桥 3.4

25 1. 传统微型机总线结构 三、总线结构举例 3.4 存储器 SCSI Ⅱ 控制器 主存控制器 ISA 、 EISA 8 MHz 的 16 位数据通路 标准总线控制器 33 MHz 的 32 位数据通路 系统总线 多媒体高速局域网高性能图形 CPU … … Modem

26 2. VL-BUS 局部总线结构 3.4 33 MHz 的 32 位数据通路 系统总线 ISA 、 EISA 多媒体高速局域网高性能图形 图文传真 8 MHz 的 16 位数据通路 标准总线 控制器 CPU 主存控制器 存储器 局部总线 控制器 SCSI Ⅱ 控制器 VL BUS … … Modem

27 4. 多层 PCI 总线结构 PCI 总线 2 存储器 桥0桥0 桥4桥4 PCI 设备桥5桥5 总线桥 桥3桥3 桥1桥1 设备 桥2桥2 第一级桥 第二级桥 第三级桥 PCI 总线 4 PCI 总线 5 PCI 总线 3 PCI 总线 1 PCI 总线 0 存储器总线 标准总线 CPU 3.4

28 3.5 总线控制 一、总线判优控制 总线判优控制 分布式 集中式 主设备 ( 模块 ) 对总线有 控制权 从设备 ( 模块 ) 响应 从主设备发来的总线命令 1. 基本概念 链式查询 计数器定时查询 独立请求方式

29 2. 链式查询方式 总线控制部件总线控制部件 I/O 接口 0 … BS BR I/O 接口 1I/O 接口 n … BG 数据线 地址线 BS －总线忙 BR －总线请求 BG －总线同意3.5 I/O 接口 1

30 0 BS －总线忙 BR －总线请求 总线控制部件总线控制部件 数据线 地址线 I/O 接口 0 … BS BR I/O 接口 1I/O 接口 n 设备地址 3. 计数器定时查询方式 I/O 接口 1 3.5 计数器 设备地址 1

31 排队器 4. 独立请求方式 总线控制部件总线控制部件 数据线 地址线 I/O 接口 0I/O 接口 1I/O 接口 n … BR 0 BG 0 BR 1 BG 1 BR n BG n BG －总线同意 BR －总线请求3.5

32 二、总线通信控制 1. 目的 2. 总线传输周期 主模块申请，总线仲裁决定 主模块向从模块 给出地址 和 命令 主模块和从模块 交换数据 主模块 撤消有关信息 申请分配阶段 寻址阶段 传数阶段 结束阶段 解决通信双方 协调配合 问题 3.5

33 由 统一时标 控制数据传送 充分 挖掘 系统 总线每个瞬间 的 潜力 同步通信 异步通信 半同步通信 分离式通信 3. 总线通信的四种方式 采用 应答方式 ，没有公共时钟标准 同步、异步结合 3.5

34 读 命令 (1) 同步式数据输入 T1T1 总线传输周期 T2T2 T3T3 T4T4 时钟 地址 数据3.5

35 (2) 同步式数据输出 T1T1 总线传输周期 T2T2 T3T3 T4T4 时钟 地址 写 命令3.5

36 不互锁半互锁全互锁 (3) 异步通信 3.5 主设备 从设备 请求请求 回答回答

37 (4) 半同步通信 同步 发送方 用系统 时钟前沿 发信号 接收方 用系统 时钟后沿 判断、识别 3.5 （同步、异步 结合） 异步 允许不同速度的模块和谐工作 增加一条 “ 等待 ” 响应信号 WAIT

38 以输入数据为例的半同步通信时序 T 1 主模块发地址 T 2 主模块发命令 … T 3 从模块提供数据 T 4 从模块撤销数据，主模块撤销命令 T w 当 为低电平时，等待一个 T WAIT T w 当 为低电平时，等待一个 T WAIT 3.5

39 读 命令 WAIT 地址 数据3.5 时钟 总线传输周期 T1T1 T2T2 TWTW TWTW T3T3 T4T4 (4) 半同步通信（同步、异步 结合）

40 上述三种通信的共同点 一个总线传输周期（以输入数据为例） 主模块发地址 、命令 从模块准备数据 从模块向主模块发数据 总线空闲 3.5 占用总线 不占用总线 占用总线

41 (5) 分离式通信 充分挖掘系统总线每个瞬间的潜力 主模块 申请 占用总线，使用完后 即 放弃总线 的使用权 从模块 申请 占用总线，将各种信 息送至总线上 一个总线传输周期 子周期 1 子周期 2 3.5 主模块

42 1. 各模块有权申请占用总线 分离式通信特点 充分提高了总线的有效占用 2. 采用同步方式通信，不等对方回答 3. 各模块准备数据时，不占用总线 4. 总线被占用时，无空闲 3.5

43 本章主要知识点小结 总线的基本概念： – 总线 —— 连接多个设备的信息传输线，是各部件 共享的传输介质。总线分为内总线和外总线。 – 片内总线 —— 指芯片内部的总线。也称片级总线。 – 系统总线 —— 指连接 CPU 、主存、 I/O 各部件之间 的信息传输线。也称板级总线。系统总线又分为地 址总线、数据总线、控制总线。 – 通信总线 —— 指连接计算机之间或计算机与其它系 统之间的信息传输线。也称外总线。 总线 片内总线 系统总线 通信总线

44 – 总线周期 —— 指一次总线操作所需的时间，包括 申请阶段、寻址阶段、传送阶段、结束阶段 – 总线宽度 —— 指总线上能同时传输的数据位数。 – 总线带宽 —— 指单位时间内总线上可传输数据的 位数，单位可用字节 / 秒（ Bps ）表示。 – 总线标准 —— 是国际公布或推荐的互联各个模块 的标准，它是把各种不同的模块组成计算机系统时 必须遵循的规范。 – 总线的主设备 —— 是获得总线控制权的设备。 – 总线的从设备 —— 是被主设备访问的设备，只能 响应从主设备发来的各种总线命令。 总线周期 总线宽度 总线带宽 总线标准 总线的主设备 总线的从设备

45 总线结构 – 单总线 —— 结构简单， CPU 、主存、各种速度不 一的 I/O 设备都挂在一组总线上，极易造成计算机 系统的瓶颈。 – 多总线 —— 为了解决总线瓶颈和提高整机性能， 将速度不同的 I/O 设备分别挂在不同的总线上。 【问题】 1. 在 PC 机中，流行使用三总线（系统总线、 PCI 总线、 EISA 总线）结构。说明这三总线的连接关系，举例 说明每组总线上所连接的部件。（ P 图） 2. 计算机中采用总线结构有何优点？

46 总线控制 – 总线控制包括 判优控制 和 通信控制。 – 判优控制 —— 即当都个主设备同时申请总线时， 决定由哪个主设备占用总线。 – 通信控制 —— 即决定通信双方如何获知传输开始 和传输结束。 【问题】 1. 为什么需要总线判优？ 2. 为什么需要总线通信控制？

47 – 链式查询方式 —— 控制线少，但是对电路故障 敏感，各设备的总线优先权固定。 – 计数器定时查询方式 —— 能灵活控制各设备的 总线优先权，或者相等，或者可变。 – 独立请求方式 —— 控制线多，响应时间快，设 备优先次序控制灵活。 【问题】 试比较链式查询方式、计数器定时查询方式、 独立请求方式各自的特点。 总线的判优控制 链式查询方式 计数器定时查询方式 独立请求方式

48 总线的通信控制 – 同步通信 —— 通信双方采用公共时钟，总是按 最慢的模块来设计时钟，大大损失总线效率。 – 异步通信 —— 没有公共时钟，采用应答方式通 信，具体分为不互锁、半互锁、全互锁方式。 – 同步通信和异步通信的应用场合： 同步通信适用于各部件速度差异不大的场合。 异步通信允许各部件的速度差异大。

49 异步通信的应答方式分为 – 不互锁：主模块的请求信号和从模块的回答信号 没有相互制约关系。 – 半互锁：主模块的请求信号和从模块的回答信号 有简单的制约关系。 – 全互锁：主模块的请求信号和从模块的回答信号 有完全的制约关系。 衡量异步通信数据传输率的指标 – 波特率 – 比特率