100學年度第2學期 邏輯設計實習TA訓練 基　本　介　紹.

Presentation on theme: "100學年度第2學期 邏輯設計實習TA訓練 基　本　介　紹."— Presentation transcript:

1 100學年度第2學期 邏輯設計實習TA訓練 基　本　介　紹

2 積 體 電 路 IC編號 接腳編號 IC功能描述 7400 : 四個(Quad ) “ 2-input NAND Gates “
積 體 電 路 IC編號 接腳編號 IC功能描述 1A 1B 1Y 1 2 3 2A 2B 2Y 4 5 6 3Y 3A 3B 8 9 10 GND 4A 4Y 7 11 VCC 12 13 14 4B Pin Name Pin-No. 7400 : 四個(Quad ) “ 2-input NAND Gates “ 1A 1B 1Y 1 3 2 接腳編號 與 接腳名稱

3 基 本 邏 輯 閘

4 基 本 邏 輯 閘 基本閘 OR： NOT： AND： 輸入只要有一個為0 , 輸出即為0 輸入只要有一個為1 , 輸出即為1
基 本 邏 輯 閘 基本閘 OR： NOT： AND： 輸入只要有一個為0 , 輸出即為0 輸入只要有一個為1 , 輸出即為1 “互補” 的運算功能

5 基 本 邏 輯 閘 通用閘 ( Universal-Gate ) ： NOR： NAND： Q.「通用閘」有何優點 ?
基 本 邏 輯 閘 通用閘 ( Universal-Gate ) ： NOR： NAND： Q.「通用閘」有何優點 ? A. 使用的電晶體較少，且延遲時間較小

6 加 法 器 與 減 法 器

7 加 法 器 半加器：( Half-Adder； HA ) 功能模組 真值表 邏輯電路

8 加 法 器 全加器：( Full-Adder； FA ) 函數表示式 功能模組 真值表 邏輯電路

9 加 法 器 4位元漣波進位加法器 ( Ripple-Carry-Adder ；RCA )： A： ( A3A2A1A0 )
加 法 器 4位元漣波進位加法器 ( Ripple-Carry-Adder ；RCA )： A： ( A3A2A1A0 ) B： ( B3B2B1B0 )

10 減 法 器 半減器： 真值表 邏輯電路 A i B i-1 1 C Si A i B S C

11 減 法 器 全減器： 真值表 邏輯電路 1 C i-1 A i B S Ai Bi Si Ci Ci-1

12 加 減 法 電 路 加法器應用範例 ：加/減法電路 加法器 2’補數 1’補數+1 電路圖：

13 組合函數表示方法 組合函數的表示方法有兩種： 組合項： Sum-of-Product (SOP)：
SOP ： Sum-Of-Product (積項之和) POS ： Product-Of-Sum (和項之積) 組合項： (1) 積項 (Product-terms)： 變數或其補數採用AND進行運算的單一組和項 (2) 和項 (Sum-terms)： 變數或其補數採用OR進行運算的單一組和項 Sum-of-Product (SOP)： 將數個積項以OR進行組合 Product-of-Sum (POS)： 將數個和項以AND進行組合

14 標準項： 相同下標之最小項(mi)與最大項(Mi)兩者之間為互補(反函數)關係
如果一個「積項」或「和項」包含了函數所有的輸入變數或其補數型式, 則此項稱為標準項或完全指定項 (1) 最小項：標準型式的積項(標準積項) , 稱為最小項 (Minterm) 最小項簡單表示法：mi (2) 最大項：標準型式的和項(標準和項) ,稱為最大項 (Maxterm) 最大項簡單表示法： Mi ； 相同下標之最小項(mi)與最大項(Mi)兩者之間為互補(反函數)關係

15 完全表示式 標準SOP型式： Y1 ( A, B,C ) = m0 + m1 + m3 + m6 = m(0, 1, 3, 6)
標準POS型式： Y1 ( A, B,C ) = m2 + m4 + m5 + m7 =  M(2, 4, 5, 7) 標準SOP與標準POS表示法 , 當其組合指標數為互補時, 則此兩式為邏輯等效 (具備有相同的結果)。 Y(A,B,C) = m(1,2,4,5 ) = =  M(0,3,6,7)

16 化簡的目的： 減少建立電路的成本 變數數量 閘數量 接腳數量

17 函數的化簡 …… 卡諾(K-)圖 1. 卡諾圖 (Karnaugh-Map) 卡諾圖繪製
卡諾圖中每一格代表輸入變數之一種組合(minterm) 卡諾圖繪製 相鄰兩格之間只有一個變數的差異， 以方便於合併消去此一變數 (A) 兩個變數 (B) 三個變數 (C) 四個變數

18 卡 諾 (K-) 圖 卡諾圖的填入 依函數組合項要求填入卡圖 1：使函數成立(真)之組合 0：使函數不成立(假)之組合
：隨意項 ( 0或 1均無所謂 ) (Don’t care)；

19 卡 諾 (K-) 圖 讀K-map 將輸入變數多項組合合併(Merge)使函數簡化 合併準則：
 「2冪次方」個相鄰的項才可合併消去變數。 ( 相鄰2項消去1變數；相鄰4項消去2變數 ；以此類推 )  儘可能尋求最大相鄰組合來合併  優先順序：由「獨立項」的最大組合開始，依序完成 函數讀取規則：必須包含項 , 必須避免項 , 隨 意 項

20 卡 諾 (K-) 圖 應用 不完全指定項 善用「K圖」，將這些「質含項」還原成「小項」，再化簡成「必備質含項」 【範例】：

21 卡 諾 (K-) 圖 應用 【範例】： 2 out-of 3 電路 (Voter)  

22 互 斥 或 閘

23 互斥或(Exclusive-OR ; XOR )閘
【電路符號】： 【邏輯設計觀念】： 在一個數位電路中，有兩個輸入信號, 一個輸出信號。當兩輸入信號不同時，輸出為1；其餘輸入狀況時，輸出為0 【真值表】： 【函數表示式】：

24 「反互斥或(Exclusive-NOR；XNOR)」閘

25 編 碼 器 與 解 碼 器

26 編碼器(Encoder) 8 - to - 3 編碼器： 結構：基本上是「OR」的陣列(Array) 【實際電路圖】： 【真值表】：
使用二極體來建立 8 - to - 3 編碼器： 【真值表】： 【邏輯電路圖】：

27 編碼器 Decimal to BCD Encoder

28 解碼器 ( Decoder ) 解碼器結構：AND – 陣列 (Array ) 電路方塊圖 功能真值表 邏輯電路圖
※ 高態輸出(Active-high output)：

29 多 工 器 與 解 多 工 器

30 簡 介 多工器 (Multiplexer；MUX ) 解多工器 ( De-Multiplexer；DeMUX ) 一種藉由共享傳輸路徑，
簡 介 多工器 (Multiplexer；MUX ) 一種藉由共享傳輸路徑， 節省傳輸導線的方式 資料選擇器 ( Data - Selector ) 解多工器 ( De-Multiplexer；DeMUX ) 資料分配器 ( Data - Distributor )

31 多工器 基本理論 結構 「多工器」 解碼器＋資料選擇器 功能示意圖：

32 解多工器基本理論 「解多工器」 「解碼器」＋資料分配功能 功能描述 : 晶片被啟動(EN)後, 資料輸入(IN)
依選擇信號碼(Sel)之設定, 分送到 適當輸出端 ( Dn-1~D0 )

33 移 位 暫 存 器

34 簡 介 移位 將『暫存器』中的資料，依時脈之驅動以位元串方式逐位元同步移位， 可分為左移(SL)與右移(SR)兩類。

35 簡 介 移位暫存器的進階應用： 。資料格式轉換： ( 串(Series) / 並(Parallel)列 格式 )
簡 介 移位暫存器的進階應用： 。資料格式轉換： ( 串(Series) / 並(Parallel)列 格式 ) 。序列產生器(Sequence generator ) 。CRC (Cyclic Redundancy Checker ) 產生與檢測器

36 暫存器「基本功能」設定 並列載入 ( Load ) ：
常用於任意模(m-N)計數器或移位暫存器的「起始值 ( Initial Value ) 設定」 【同步載入】： 【非同步載入】：

37 暫存器「基本功能」設定 清除 ( Clear )： 【同步清除】： 【非同步清除】：

38 暫存器「基本功能」設定 手動初始值設定

39 暫存器「基本功能」設定 保持 ( Hold ) 【同步保持】： 【非同步保持】 停止時脈輸入, 保持原態

40 基 本 結 構 移位 ( Shift ) : 動作的相對位置關係 【右移 】 ( Shift Right；SR)
※ 載入「左側相鄰位元」之資訊 【左移】 ( Shift Left；SL ) ※ 載入「右側相鄰位元」之資訊

41 基 本 結 構 左- / 右- 移 ： 依 左移 / 右移 ( L / R ) 設定，載入「右側或左側相鄰位元」之資訊 )

42 基 本 結 構 『通用』移位暫存器連接方式： ( 將 左移/右移/平行載入/與保持功能 整合在一起 )

43 非 同 步 計 數 器

44 簡 介 非 同 步 計 數 器 正反器並非由同一時脈同時驅動

45 非同步計數器 漣波計數器(Ripple - counter )： 1 . 向上計數，上數( Up counting)
利用前一位元的轉態做後一位元時脈的驅動， 所以有逐級而動的漣波傳遞現象。 1 . 向上計數，上數( Up counting)

46 非同步計數器 漣波計數器(Ripple - counter )： 2. 向下計數，下數 ( Down - counting)

47 非同步計數器 漣波計數器(Ripple - counter )：
3. 上/下數 ( 雙向 ) 計數器 ( Up - / Down- counter )

48 非同步計數器 非同步計數器產生之問題 在狀態改變時，會有中間狀態之產生。故不適合高速操作

49 同 步 計 數 器

50 簡 介 特定計數順序的產生是同步計數器設計的重點 所有正反器均由同一時脈同時驅動，都會一起動作
簡 介 計數器： 一個無須輸入控制信號的序向電路，只要時脈進入即可在既定之有限狀態碼間轉換，循環計數 同步計數器： 所有正反器均由同一時脈同時驅動，都會一起動作 特定計數順序的產生是同步計數器設計的重點

51 同步計數器設計 同步計數器設計 (1)「現在狀態」「次一狀態」 狀態轉換：F/F輸出(Q, /Q) 激發條件：F/F輸入(J, K)
【設計重點】： (1)「現在狀態」「次一狀態」 狀態轉換：F/F輸出(Q, /Q) 激發條件：F/F輸入(J, K) 如何由現在狀態與輸入 產生激發函數 (2) 激發函數產生器：組合網路

52 同步計數器設計 「同步序向邏輯」系統之合成方式 使用「特定正反器」構建
。同步設計：所有正反器之CLOCK均接一起，且所有之轉態均受CLOCK驅動 (1) 寫出系統狀態流程圖 。計數器可直接以數碼方式寫出 (2) 依系統狀態「轉態」情形，繪出「轉換卡圖」 (Transition-map) 。針對每一正反器K圖填入轉態符號：( 0、1、 、 И ) (3) 依所欲使用之特定正反器的轉換條件，讀出正反器輸入接腳之激發組合函數 (4) 依所得之激發組合函數繪出序向系統(組合網路+Flip-Flops)電路圖

53 同步計數器設計 正反器「狀態轉換」 「狀態轉換」必要之條件

54 同步計數器設計 正反器輸入接腳之激發組合函數

55 實驗前的叮嚀 實驗的目的：觀察現象，驗證理論 ； 多動手，多思考 養成IC的正確用法，否則極易燒毀IC。 多小心

56 實驗前的叮嚀 邏輯電路圖中，大多不會畫出電源接點圖； 實驗時， 切記不要忘了接電源( VCC )與地(GND )。
無論IC、儀器其所有直流DC之地線(GND)均必須接在一起

57 實驗前的叮嚀 IC接腳(Pin)是否接的正確 ? 外加電源:極性絕對不可接錯、不可超過額定上限電壓值。
加入「電源電壓」之後才可「輸入信號」。 移開「電源電壓」之前先將「輸入信號」移除。 接腳採用的是 高態致動(Active-high) 或低態致動(Active-low)

58 參考資料 蕭敏學，邏輯設計實驗，台科大圖書有限股份公司