班 級 : 應科二 學 號 : 姓 名 : 蔡旭書 指導老師 : 陳永富教授

Presentation on theme: "班 級 : 應科二 學 號 : 姓 名 : 蔡旭書 指導老師 : 陳永富教授"— Presentation transcript:

1 班 級 : 應科二 學 號 : 9873622 姓 名 : 蔡旭書 指導老師 : 陳永富教授
雷射切斷調整IC參數 及設計前建構模型 班 級 : 應科二 學 號 : 姓 名 : 蔡旭書 指導老師 : 陳永富教授

2 大綱 1. Introduction 1-1 The motivation 1-2 The purpose
1-3 SPEC introduction 2. Trimming Technology in Power ICs 2-1 Power IC 2-2 Trimming method 2-3 Laser machine introduction 2-4 Note for Design a Laser trimming wafer 3. Analysis model and Development for Laser trimming 3-1 the ideal trimming table 3-2 ideal model 3-3 the difference from the ideal model and real output

3 大綱 4. Application and discussion 4-1 discussion about the result
4-2 update a new trim table 4-3 other design for the trim table  5. Future work 5-1 Address number coding 5-2 Anti-counterfeiting techniques 5-3 marking machine Appendix: the MS office EXCEL tool A-1 wafer re-test data sorting A-2 de-code the trim table A-3 Transfer the coordinate to the wafer map A-4 binary code and the hex code A-5 Q & A

4 1-1研究動機 目前我們所用的電子產品 , 正常工作下所有的零組件 , 都需要在穩定的電 源環境下作業 , 而這些主要的工作電力來源 , 都必須具備相當嚴格的精確 性 , 而且能抵抗干擾能力的電源下 , 正常工作 例如以個人電腦來看 , 主機中最重要的AC/DC電源轉換器 , 其規格顯示如 下表: 這個表格告訴我們 , 在一部個人電腦中 , 包含了許多種不同元件所消耗的 不同電源規格 ( 從3.3V到12V ) 這個表格中並沒有顯示出 , 這組設備出廠時 , 是在怎樣嚴格的規格要求下 出廠的 , 多久的時間要送驗校正 , 誤差範圍多少可以接受

5 1-2研究目的 因為必須如此計較晶片面積所帶來的成本
如果A廠商在這一片晶片上 , 可以在設計和佈局上 , 安排出總數20K的晶粒 , 而另一家B廠商就只能安排15K的晶粒的話 , A廠商即能佔有25%OFF的成 本優勢 , 可以進行大量傾銷和打擊B競爭者 而這樣子的差距 , 可能只是因為A廠商所佈局出來 , 一顆晶粒的大小 , 只有 x 1.732的長x寬 , 而B廠商卻是2 x 2的大小差異而已 在我們的設計上 , 為了調整產品的電性特性所安排的線路 , 事先可以預知 , 有那些的比例是完全用不到的話 , 減少這些不必要的佈局和面積 , 就可以 減少不必要的成本支出

6 1-3規格簡介 國際大廠OMRON所生產的型號 , 相當常用的Switching Power Supply ( 產品型號 S82K )

7 1-3規格簡介 從上表中的來看 , INPUT端的注意事項只有二個 , 一個是INPUT端的電源 型式 , 大小和可接受範圍 , 另一個則是 Noise filter功能的有無 不過客戶應該比較關心的是OUTPUT的能力 : 電源輸出穩定度 : 目前的OUTPUT電壓是可調整的24V正負10% , 就是說如 果在長期使用下 , 元件老化到在正負2.4V範圍內的誤差 , 都可以調整回來 , 只是10%...在後段元件不見得 , 能夠忍受這種變化 RIPPLE的2% , 意指機組的輸出端 , 在正常作業下就會有480mV(P-P)的突波 產生 , 這個突波的發生原因 , 有時是因為電源啟動突波 , 或者外在電磁波 干擾或是負載切換而產生 , INPUT Variation ( Line Regulation ) 是當我們在不同的電源供應的輸入端 , 給 予線性的不同Vin輸入電壓條件時 , 會產生的相對應的輸出電壓表格中是 使用2.5A條件下 , 從85VAC變更到132VAC 的輸入電壓線性差異 , 只產生上 升0.12V (0.5%)的變化 , 1A也一樣 Load Variation ( Load Regulation ) 指的是在不同的負載 ( Loading )之下 , 輸出電 壓會產生的線性差異 , 例如從1mA拉負載到2.5A時 , 原本的24V有可能會產 生0.36V(1.5%)的電壓下降 , 這個現象在電阻是等比的線性關係 , 但是在半 導體製程卻不是 , 一定要保持住 , 直到OCP

8 1-3規格簡介 從台電輸出到家用插座 , 都是使用三相AC 208V~220V , 主要是因為三相電在距離的 傳輸上 , 比單相AC或DC更具備低耗損的優點 由三相AC轉換為單相的AC 110V (因為單相AC電是使用三相208V中S,R,T的其中一相 , 以要注意供電平衡 AC/AC的磁動線圈型的變壓器( Transformer) 在相同的功率下 , 升壓會使電流下降 , 降 壓可使電流上升 , 而且頻率相同 然後發展到AC/DC的電源供應器 ( 如上述S82K ) , 這個用來轉換AC到固定DC的供應 為了攜帶方便的理由 , 出現了小型的AC/DC電源供應器( Adapter ) ,像是手機充電器 或是筆電充電器 , 不需校正 , 體積小 , 供電穩定 , 也是目前AC/DC的主力 然後因應縮小化 , 和各種特殊功能或是保護能力的被需求 , 就用半導體做DC/DC的 電壓調整器 , 例如電晶體和MOSFET , 接著是DC/DC固定電壓轉換的專用IC (Regulator) , 然後是現在我們大量使用的LDO ( Low drop out IC) , 再因為供電效率和各種控制功能 , 衍生出PWM , BULK , BOOST , controller 或 driver等等精密性設計的IC 台電三相208V 家用單相110V 一般變壓器 MOSFET Regulator LDO PWM 模式 三相AC 單向AC AC/AC DC/DC 誤差 5%~20% 10%~30% 1~~5% 1~3% 1.0~1.5% 1%

9 2-1 POWER IC 這個元件能提供特定規格的電源或電壓 , 給後段元件當電源 , 包含電源型 式的轉換以及穩壓元件
用來提高功率因數(W)而設計的線路和元件 , 像是PWM的觀念 , 就是linear , 和 switching 不同的地方 MOSFET 與 POWER MOSFET IC:

10 2-1 POWER IC 此時的D和S端因為已經當做電流通道, 於是就會產生Rds(ON)的參考係數 , 因為在Id到達飽和區之前 , 所損耗的功率是Id x Rds , 如果在Id是大電流的環 境下 , 例如S82K的4.2A , 只要Rds大於1Ω , 就會產生4.2W的功耗 , 這時IC會 發熱 , 如果散熱不良的話 , 還會讓IC燒毀 也因為MOSFET在使用上 , 已經無可避免的 , 朝著高壓和高電流的方向發展 , 以LED燈管為例 , 如果是並聯式的 , 1顆LED使用20mA , 只要 50顆就需要1A , ( 馬路上紅綠燈的LED應該不只50顆 ) , 串聯式的呢 , 1顆LED使用3.2V , 100 顆就需要320V

11 2-1 POWER IC : POWER MOSFET

12 2-1 POWER IC : DC/DC Regulator
工作原理是在內部設計一個PNP CHANNEL , 推動二組由NPN構成 的Darlington pass transistor , 故在Vin和Vout之間存在了至少1.5V～2.5V 的壓差（ dropout voltage ）。這個壓差計算的公式是Vin-Vout=Vdrop ＝ 2Vbe ＋Vsat

13 2-1 POWER IC : DC/DC LDO ( Low Drop out IC ) :
設計上的調整 , 只個PNP做CHANNEL , 稱之為Low Drop out Regulator IC , 其最大的優勢是Drop out 壓降很低在滿載 ( 加重負載到最高極 限值 ) 的狀況下 , Vin – Vout = Vdrop ＝ Vsat , 大約只有20mV

14 2-1 POWER IC : DC/DC LDO ( Low Drop out IC ) :
Vout和GND形成CLOSE LOOP , 而Vout的值就是VREF x (R1+R2) / R2 , 因此只要是VREF值不變 , Vout就不會有太大

15 2-2 Trimming method 理想上我們也一樣用電阻值的計算公式 R= C x L/W , 其中C為這一 個材料 , 在單位體積下的電阻常數 , 晶片廠必須提供一個固定的電 阻佈局規格 , 例如POLY + 的材料用某個濃度 , 在40um長的電阻值 為213KΩ , 有類似的數據資料 ( model ) , 事先提供給設計者 注意每一長條電阻依照CONTACT點連接起來 , 奇數對偶數 , 形成繞 曲點

16 2-2 Trimming method 先設計電阻之外 , 再加上要打斷的Trimming Fuse , 請注意此時 , 我們 把R1用Rx , Ra和Fa 取代 , 而原本的R2用Ry , Rb和Fb取代 , Fa和Fb指的 都是Fuse , 在未做任何Trim之前 , R1=Rx , R2=Ry 要升高Vout值 , 使其接近Vin , 就把Fa的Fuse打斷 , Vout的電壓 ,相反的 如果要降低Vout值 , 就把Fb的Fuse 打斷 , 在這樣破壞性的過程中 , Trimming 的動作只會讓電阻升高 在業界 , 有那幾種Trimming的方式和技術 Laser Trim :精確度高 , 晶片成本低 , 面積小 , 但工序多 Current Trim:打錯CODE的風險較低 ,面積大 OTP Write Code :優點是OTP的容量 , 設計可大可小 Flash Write Code :優點是客戶可以自行下載CODE

17 2-3 Laser machine introduction
LASER在半導體製程上 , 用來調整參數最早的應用 , 是從量產 MEMORY IC ,這個技術稱為 LASER Redundancy 機種 - ESI9350 : 這一部機台外觀如下右圖 , 除了主機之外 , 另外還有一部SUN Workstation (UNIX) , 和另一部Terminal 如下左圖 在主機右後方的是POWER SUPPLY 12V , 主機左後上方的是Air Handler , 正後方的則是 Card Cage

18 2-3 Laser machine introduction
Robot system : 一次同時取二片 , 同時進出 2是打Fuse用的Laser , 設定有二種Rail , SPW是1.34um , 6nS和 IPW是 1.34um , 9nS , 6是Laser的Power supply , , Lifetime為 hr , 而Laser的 pulse width是option的6.5 / 9.5 / 15 nS在頻率6KHz下運作

19 2-3 Laser machine introduction
另外還有一隻是在這部機台所用的Zygo Laser , 型號是7702的HE-NE Laser , 波長632nm是可見光 , 用來定位X,Y的Stage位置

20 2-3 Laser machine introduction
另外的其他規格 : Programmable spot size ( 2.3um ~ 6um ) 指的是Laser打斷Fuse時 , 因為能量是呈現圓形狀 , 而這個SPOT SIZE就是這個圓形的 直徑大小 , SPOT SIZE的大小和Laser聚焦的能量強度呈反比 Laser的聚焦能量(uJ) , 最高是6uJ , 可調整的精確度是0.1uJ下 面這張圖 , 我們從第一根FUSE設定為0.4uJ往右遞增0.2uJ來試 打 , 一直到最右邊是2.0uJ , 這個程序稱為POWER RUN , 這張 圖告訴我們 , 0.4uJ打不斷 , 0.6uJ也沒斷 , 0.8uJ就能量太高 , 打爆了 , 所以這個產品要更改厚一點的OXIDE (SiO2底層)

21 2-4 Note for Design a Laser trimming wafer
L-MARK 和它的詳細座標資料 , 每一個光罩至少要各區域都有 , 但不挶限在每一顆晶粒都要 FUSE和這每一根FUSE的座標資料 ( 這些資料在晶圓平邊或缺口 朝下時 , 每一晶粒左下角為絕對值0,0 ) 晶粒的X,Y長寬值 , 縱向和橫向的切割道寬度 FUSE的解碼規則 晶圓的晶粒分佈圖 , 簡稱WAFER MAP 和相對座標

22 2-4 Note for Design a Laser trimming wafer
第三個是基本資料 第四個要看工程師的習慣 , 有的人會直接把量測值當做Laser的資 料 , 在這裡我們的習慣是 , 再另外建立一個文字檔解成二進制 , 方 便與RD討論 第五個這個是CP1設定機台的基本資料 , 只是對於Laser 機台而言 , X,Y的位置遠比測試總數重要許多 , 邊緣多一顆或少一顆不會有太 大問題

23 3-1 the ideal trimming table:
把Rb和Fb分別設計成 , 每一個單位電阻值 , 呈現二進制排列的佈局 , 就是把Rb變成下列圖模型 , 使得計算上 Rb=R+2R+4R+8R+16R=31R ( 增加為 + ) Ra= R+2R+4R+8R+16R=31R ( 減少為 - ) 當我們打掉+1F的Fuse , Ra=+1R此時的Vout = VREF x ((Rx+1R)+Ry) / Ry 設一單位的R值為1 , VREF=1.25V , VOUT要3.3V , Rx=205Ω , Ry=125Ω , 於是就產生了理想模型如下 , 依此類推可以計算出63組電壓數列 來調整 :

24 3-1 the ideal trimming table:
這個Table是發散的值 , 所以我們思考的方向 , 應該是把Vout由不同 的值做集中 , 所以把整個TABLE往回推算 , 會變成如下表 :: 產生初期的”工具表格”版本 , 我們稱之為Trimming Table , 每一個CODE ( 每一階 ) 的差異值 , 我們稱之為一個LSB ( Least significant bit ) 把每一個原始值的分佈對半切開 , 讓表格產生範圍的分佈 , 讓每一個CODE都有其區分的空間 , 例如一樣以3.364這個值 , 分成 最小值 = ( ) / 2 =3.356 , 而最大值是 ( ) / 2 =3.3715 這樣就可以產生區分的範圍

25 3-2 ideal model 先取得一組 , 在正常狀況測試下 , CP1( first time chip probing process ) 量測到的最原始資料原始設計中心值 = 1.25V 分佈圖依照1個LSB = 0.1V的範圍切開 把1.3~1.4的這一塊搬到1.2~1.3的區域 , 重複區域顏色較深 餘類推

26 3-2 ideal model 畫完之後 , 把數據加總 , 在總體個數不變的情況下 , 畫出理想模型
於是SPEC=中心值正負1/2個LSB , 就是1.25正負0.05V , (4%) 而且這個模型 , 應該是呈現方波

27 3-3 the difference from the ideal model and real output
即使是在理想模型下的設定 , 4% 仍舊偏高 , 如果我們的要求是 2% , 因為良率也只有50% , 為了更能深入2%之內 , 我們就要把1R的值 , 相對比例調小 , 如前述 3-1範例的R值為1 , VREF=1.25V , VOUT要3.3V , Rx=205Ω , Ry=125Ω 這種狀況下 , 1個LSB也是10mV , 因此我們比起0.1V小了10倍 , 預估 可以在理想狀況下就能進入正負0.4%的規格 , 再做實驗看值 :

28 4-1 discussion about the result and update a new table
由前一章的數據分析如下表 : 如果以我們原本預期要正負 0.4%的理想值 , 大約佔只 72%, 如果要達到96%的良率 , 分佈就在1.12% , 這個1.12% 和0.4% 這個理想值的倍數 關係 ,是放大了2.8倍 , 而目 前 ( ) = 0.014是1.4 倍的LSB , 這是因為正負值 二倍的關係

29 4-1 discussion about the result and update a new table
如果我們的目標值是1.25V , 以 剛剛的1.4倍來算 , 要達到1%的 準確度的話 , 一個LSB要8.9mV 才行 如果製程差異度高達正負 % , 以1.25V的中心值 , 我 們需不需要設計到16R , 如何計 算? 答案如下

30 4-1 discussion about the result and update a new table
1.4倍這個參數 , 和15%的製程誤差來計算 , 另比例值就(1.4-1)/0.15 = 最後再實際設計了一組產品如下 , 已知這一組設計的製程誤差是只有5% , 且令 中心值 = 1.19V , 我們設定規格為正負2% ( ) 時 , 用這個2.6667倍回算 , 0.05 * = , 所以只會發散1.133倍 , 就不會是1.4倍 , 於是我們用0.04V做為一個 LSB , 因為 / = , 設計比0.042更的值可以剛好進入規格 ~1.2138 原本的CP1是1.13~1.25 , 確實只有差異5% 修正後值的分佈從1.166~1.212 , 的確能正確 的落入2%

31 4-2 update a new table 使用理想設計的Trim Table時 , 有時預期的補償 值和實際的值差很多 , 所以應該我們從 CP1=>LR=>CP2的關係式中 , 找到每一顆晶粒 , 對於每一個CODE的補償值 , 進行整理重新計 算 , 更新Trim Table比較好 , 先如下圖把CP1和 CODE , 還有CP2的值先依各自的X,Y座標結合 在一起 , 然後算出每一個CODE , CP2對於CP1 的變化 ( CP2-CP1 ) : 以這一格的資料來看 , 補償值從0.433到0.482 的分佈都有 , ( 此表經過排列 ) , 使用下列四種 方式計算 :

32 4-2 update a new table 算術平均數 ( Mean or average ) …得到的值是0.046680
單純就以平均值來看 , 如果其中有差異比較大的數據 , 例如0.02這種值 , 一樣把它計算進 去 , 平均分攤 幾何平均數 …得到的值是 這種算法會把差異比較大的值淡化 , 使其影響不那麼嚴重 , 但缺點是當數據資料很龐大 的話 , 不容易處理 , 尤其是數值都在1以下的話 RMS 均方根值 …得到的值是 值會比平均值略高 , 差異比較大的值會更加明顯 , 這個工具使用在製程偏差很大時使用 , 比較不適用在正常的量產表格計算上 調和平均數 ( Harmonic Mean ) …得到的值是 這個數值雖然是全部數值之中最低的 , 但是淡化差異值的能力最強 , 如果大部份的數值 都以常態分佈的曲線構成 , 用這個參數最佳

33 4-2 update a new table 把每一個CODE精確度算完 , 得到 最好的效果 , 這就是Trim table 的 Update , 有時我們會認為 , 先把一 片未測晶圓的值先收集起來 , 然 後打固定CODE , 每一種CODE大 約打20顆 , 直接算出整片的補償 值後 , 導出新Table 不過這個補償值 , 如果在原本 VREF是1.25的正常狀況下做出來 的值 , 和VREF只剩0.98V的狀況下 算出來的值 , 一定會有出入 , 所以 實際量產時 , 還是先做出一版理 想的TABLE和預估LSB之後 , 以這 樣的TABLE打完一組大約2K的數 量 , 重新計算補償值 , 修正和 Update , 產生最佳化的Table

34 4-3 other design for the trim table
第二種 : 原本的佈局方法 , 要組成正負31R的 , 即使用4R的組合 , 也要用掉26 根電阻 , 於是我們把Ra做足-32R 第三種 : 逼近法的設計這種組合只需要單邊的13根4R

35 4-3 other design for the trim table
第四種 :這種Table 最後會形成等比的公式 , 和CODE的數值一起放大 , 例如 我們先計算出 , 一個放大倍率 ( X ) = x Code , 就是說當我量到 CP1是1.05V時 , 要放大到3.3V , 這時放大率等於 倍 , 然後 ( ) / = 要打 的CODE 比較

36 5-1 Address number coding 5-2 Anti-counterfeiting techniques
案例 : 澳洲的電表自動回傳IC , 需要序列碼 , 先校正Laser機台的時間 , 再讀回 時間值 , 換成二進制放左邊 , ( 等於是先以年月日時秒做區分 ) , 然後在右邊 再加上15根FUSE產生16K的序列碼 防偽功能和技術 :採用Laser Trim的技術 , 只要每一組FUSE和COD佈局讓對手 無法猜測出來仿造者拿到IC看到一堆複雜的CODE和FUSE要解 , 通常就會退 縮 , 還有我們可以在晶粒上安排空FUSE , 沒有附加線路 , 再把出貨的廠商代 碼 , 晶圓批號和Date-code燒進去 , 如果有人防造抄襲 , 造成客戶的損失的話 , 我們就可以查出這一顆產品 , 是否真的是原廠製造 , 只要IC做De-Cap就知道

37 5-3 marking machine 是目前最有機會突破的技術 , 因為這種機台的要求不用那麼精確 , Marking Machine的用意是 , 原本晶圓在CP測完之後 , 要在FAIL的晶粒上做記號 , 例如 右圖打紅點的部份是FAIL品 , 其他的是良品 , 白色是次級品 , 顏色愈深表示 量到數值愈大 但是目前現有的Marking裝置有一些缺點 , 打Marking(INK)沾染的問題 , 一旦沾 污就要整片洗掉重打 , 清洗還會有殘留的問題 , 另外打每一點要0.5秒以上的 時間 , 耗時過長 曾經有工程人員研究使用現有的Laser機台做Marking的動作 , 但是最後失敗的 原因 , 竟然是因為機台太精確了 ( Laser的計算單位是0.01um ) , 而且一個SPOT SIZE最多只有6um , 要打一個60 x 60 um2的面積的點 , 就要打100個點 , 而且還 算過小… , 因為60 x 60 um2是只有一個PAD的大小 , 而INK要至少100x100 um2 才容易辨識 , 所以這樣並沒有省到時間 , 而作罷 所以我們如果要設計這一款機台 , LASER Head需要更改 , SPOT SIZE可以加大 , 能量可以不用Attenuator削減 , 還有不需要計算FUSE的座標到0.01um , 連步 進馬達都不用這麼高規 , 只要大大方方的的晶粒正中間打一個大黑點即可 , 必要時可以使用顯影劑 , 就可以取代目前複雜的Marking動作和程序 , 而且顯 影劑比目前的INK 液容易清洗 , 也不會有晶舟盒或晶片背面沾染的問題 , 值 得研究

38 A-1 wafer re-test data sorting ( MS office EXCEL skill )
=AND(C2=C3,D2=D3) 原始資料 依VREF排序 B2輸入公式 , 並複製到其他欄位 把公式換成選擇性貼上(值) 重新排序

39 A-2 de-code the trim table
MIN在左 , MAX在右 從下到上打出一組遞增的號碼可供辨認 分佈範圍從上到下遞增 F3填入 = IF ( $B3 < F $2 , 1 , 0 ) 這個公式 , 可以從F3完全複製到V21的一整塊 欄位中 , 形成0和1的序列 , 接下來E3就是F3到V3的加總值

40 A-3 Transfer the coordinate to the wafer map
先把取得的資料做整理 , 首先使用Sheet1 , 如右圖依序安排 , D=>E=>F=>B=>C=>A , D列是X座標 , 而E列是Y座標 , F列是要顯示的資料 例如電壓 , B是D減去Y座標的最小值再加1 , 例如Y的最小值是78的話 , B1=D1-77 , C和B相同 , 這裡的X座標最小值是88 , 所以C1=E1-87 , 那麼A是什 麼呢 , A只是A1 = B1*1000+C1而已 , 再使用Sheet2 , 在第一格A1打上公式 : =IF(COUNTIF(Sheet1!$A$1:$A$8000,COLUMN()*1000+ROW())=0,".",INDEX(Shee t1!$F:$F,MATCH(COLUMN()*1000+ROW(),Sheet1!$A:$A))) 其中的800是資料筆數 , 可以擴大

41 A-4 binary code and the hex code
從K列到O都是要打的CODE , O是L ( 二進制 ) 的16進制解碼 P是照公式算出來要打的CODE Q是P這個值的上下限 , 假設9根FUSE , 就把值限定在0到511之間 , 起過範圍的 話用9個0取代 , 表示不打CODE

42 A-5 Q & A 是否所有材料的溫度系數都相同 , 升溫時都會偏高
為何 TI 宣佈要把電源IC轉往12吋廠時 , 國內廠商仍走6吋製程 , 相互有何影 響 請問電容結構? 電感結構 , 在半導體中製程怎麼佈局? 為何不把抗雜訊電容做在IC內部? TRIM除了可以調電阻 , 可以利用此特性調整那些特性? 為何區分Mix Signal IC, digital IC , Memory IC , Power IC , 測試機台可以共用嗎?