版权所有，引用请注明出处 第七章、系统总线 原著 谭志虎 主讲(改编) 蒋文斌.

Presentation on theme: "版权所有，引用请注明出处 第七章、系统总线 原著 谭志虎 主讲(改编) 蒋文斌."— Presentation transcript:

1 版权所有，引用请注明出处 第七章、系统总线 原著 谭志虎 主讲(改编) 蒋文斌

2 本章主要内容 总线基本概念 总线的仲裁与通信 总线上的信息传送 常用总线

3 总线基本概念 总线连接方式 总线内部结构 总线结构与系统性能

4 总线(BUS)基本概念 总线是系统部件间传送信息的公共通路。 内部总线(CPU内各功能单元间的连线） 系统总线（系统内各部件间的连线）
I/O总线(I/O设备间的连接总线） 处理器总线

5 ALU 操作控制器 时序产生器 执行指令控制 指令译码器 程序计数器 PC 累加器 AC STA CLA 指令寄存器 IR +1 地址寄存器 AR CLA ADD 缓冲寄存器DR 地址总线 ABUS 20 CLA 数据总线 DBUS 21 ADD 22 STA 23 NOP 24 JMP … 30 … 40

6 总线特性 物理特性----- 功能特性----- 电气特性----- 时间特性 根数，插头、座的形状，引线的排列方式
地址,数据,控制总线三类 电气特性----- 单/双向,电平高有效/低有效及范围 时间特性

7 总线标准化 不同厂家的相同功能部件可互换使用. ISA EISA VESA AGP PCI

8 总线带宽 总线带宽：总线本身所能达到的最高传输速率。 设总线在同一个时钟周期内能并行传送D个字节
单位： Byte/s 设总线在同一个时钟周期内能并行传送D个字节 总线带宽为Dr ， 总线时钟周期为T，总线频率f=1/T 总线带宽Dr=D/T=D*f Dr=4Byte×33.3MHz=133MB/s

9 几个例子 ISA 16bit 8.3MHz Dr=2*8=16MB/s EISA 32bit 16MHz Dr=4*16=64MB/s
PCI 32/64bit 33MHz Dr=133/266MB/s AGP 64bit 66MHz Dr=8*66=528MB/s PCI-X 64Bit 133MHz Dr=8*133=1GB/s

10 总线连接方式 总线的排列以及与其它各类部件的连接方式影响计算机系统性能 单总线结构 双总线结构 三总线结构

11 单总线结构 系统总线 CPU 主存 ······ 设备 ······ 设备 系统总线含DBUS，ABUS，CBUS
接口 适配器 ······ 设备 ······ 设备 系统总线含DBUS，ABUS，CBUS 特点：结构简单，易于扩充; 多部件共用一根总线，分时工作,传输效率较低。

12 单总线速度瓶颈

13 双总线结构 系统总线 CPU 内存 ······ 存储总线 设备 ······ 设备 CPU与内存有专用高速总线,减轻系统总线的负担;
接口 适配器 ······ 存储总线 设备 ······ 设备 CPU与内存有专用高速总线,减轻系统总线的负担; 内存可通过系统总线与外设进行DMA操作,而不必经过CPU.

14 三总线结构 系统总线 CPU 内存 通道 I/O总线 存储总线 设备 接口 ······ 适配器

15 三总线结构 特点:双总线基础上增加I/O总线,它是多个外设与通道间传送信息的公共通路; 通道的使用,进一步提高了CPU的效率.

16 总线结构与系统性能关系 最大存储容量 指令系统 吞吐量 单总线系统中,内存要为外设保留一些地址. 单总线系统中,无须专门的I/O指令;
三总线系统比单总线系统要大得多.

17 信息传送方式 串行传送 并行传送 串并行传送

18 串行传送 T1 T2 T3 T4 T5 T6 T7 T8 位时间 1 1 传送脉冲 发送部件 接收部件 并-串转换 串-并转换
T1 T2 T3 T4 T5 T6 T7 T8 位时间 低位 高位 1 1 传送脉冲

19 串行传送 一条传输线 每次一位, 先低位,后高位. 同步--- “位时间” 成本低,速度慢.

20 并行传送 高位 发送 部件 1 接收 部件 1 低位 每位数据一条传输线,并行传送.采用电位传送.传送速度快.

21 发展趋势 并行传输距离受限 且线间串扰严重 串行传输距离长 无串扰现象 随着总线频率的增加，并行逐渐转向串行

22 串并行传送 信息比特位分组 组内并行，组间串行

23 总线仲裁、通信 总线仲裁 总线定时

24 总线的仲裁 总线仲裁：对总线的使用进行合理的分配和管理. 根据总线控制部件的位置,仲裁方式分为两类:
部件要使用总线进行通信时,要向控制部件发请求信号.控制部件按各部件的优先级来决定谁使用总线. 根据总线控制部件的位置,仲裁方式分为两类: 集中式总线仲裁（常用） 分布式总线仲裁

25 集中式仲裁 链式查询方式（串行链接方式） 计数器定时查询方式 独立请求方式

26 链式查询方式 中 央 仲 裁 器 总线 BS BR 接口1 接口2 接口n BG
BS------总线忙 BR------总线请求 BG------总线响应请求（授权） 通过接口的优先级排队电路来实现. 离总线控制器越远,优先级越低. 用线少-----BG1根,易扩充; 对响应链的电路故障很敏感.

27 计数器定时查询方式 中 央 仲 裁 器 总线 设备地址计数 BR BS 接口1 接口2 接口n
计数器的初值可用程序来设置 各设备的优先级可变.---灵活.

28 独立请求方式 中 央 仲 裁 器 接口1 接口2 接口n 每一设备有一对BR和BG; 响应速度高
总线 中 央 仲 裁 器 BGn BRn BG2 BR2 BG1 BR1 接口1 接口2 接口n 每一设备有一对BR和BG; 响应速度高 控制灵活,优先级可通过程序改变; 控制线数多 n根.

29 分布式仲裁 无需中央仲裁器（总线控制器） 每个功能设备都有自己的仲裁号以及仲裁器

30 总线通信方式（定时） 总线信息传递过程分为: 请求总线，总线仲裁，寻址，信息传送，状态返回 为了同步主方、从方的操作，必须制定定时协议
定时分类： 同步通信（同步定时）；异步通信（异步定时）

31 同步定时 又称无应答定时。 事件出现在总线的时刻是由总线时钟信号来确定，所有的事件都出现在时钟信号的前沿，大多数事件只占据一个时钟周期
采用公共时钟，每个功能模块什么时候发送或者接受信息都由统一时钟来规定，因此同步定时具有较高的数据传输频率 适合于总线长度短，各功能模块存取时间相差不大的情况。必须按最慢的设备定时

32 同步时序 总线时钟 读命令 地址线 启动信号 数据线 认可线

33 异步定时 又称应答定时，后一事件出现在总线上的时刻取决于前一事件的出现，建立在应答和互锁机制基础上， 不需公共时钟信号；
总线周期长度可变，快、慢速设备可连到同一总线上。

34 常用总线 ISA/EISA/VESA AGP USB PCI/PCI-X NGIO Future I/O InfiniBand

35 IBM PC/XT（PC机流行的开始） 1981 IBM PC/XT 1976，AppleII 1974，Altair 8800牛郎星
（Edward Roberts, MITS） 1981 IBM PC/XT

36 IBM PC/XT（PC机流行的开始） 1981年与IBM个人计算机同时推出的 围绕当时的 Intel 8088芯片而设计。
具有开放式结构，底板上使用总统扩展插座 62根信号线。其中数据线8根，地址线20根，控制线26根（含时钟信号），电源5根，地线3根。

37 IBM PC/AT IBM 公司1984年为推出PC/AT
ISA（industrial standard architecture）总线标准,也叫AT总线 对XT总线的扩展，以适应8/16位数据总线要求 它在80286至80486时代应用非常广泛，以至于现在奔腾机中还保留有ISA总线插槽 ISA总线有98只引脚

38 ISA/EISA （ Industry Standard Architecture / Extended Industry Standard Architecture）
ISA是IBM为286计算机制定的工业标准总线 宽度是16位，频率为8MHz。 EISA是为32位中央处理器（386、486、586等等）设计的 包括ISA总线的所有性能 把总线宽度从16位扩展到32位、总线频率从8.3MHz提高到16MHz

39 EISA

40 VESA video electronics standard association
1992年由60家附件卡制造商联合推出的一种局部总线，简称为VL(VESA local bus)总线 CPU与主存和Cache的直接相连，为CPU总线，其他设备通过VL总线与CPU总线相连，所以VL总线被称为局部总线。 数据、地址总线宽度均为32位。寻址空间为4GB。总线最高传输率为132MB/S. 是一种高速、高效的局部总线，可支持386SX、386DX、486SX、486DX及奔腾微处理器。

41 PCI（Peripheral Component Interconnect）
是美国SIG （即美国计算机协会专业集团）推出的新一代32～64位总线 频率为33～66MHz，数据传输率为132～528MB/s。 由于很多用户还在使用ISA总线或EISA总线接口卡，大多数586系列主板仍保留了EISA总线。

42 PCI总线结构 处理器 处理器 主存 HOST总线 PCI总线 PCI总线 PCI设备 PCI设备 主设备 目标设备
控制器 主存 HOST总线 PCI设备 PCI设备 主设备 目标设备 HOST桥 PCI总线 PCI/LAGACY总线桥 PCI/PCI桥 LAGACY总线（遗留） PCI总线 LAGACY 设备 LAGACY 设备 PCI设备 PCI设备

43 PCI总线特点 允许智能设备在适当的时候取得总线控制权以加速数据传输和对高度专门化任务的支持
与 ISA／EISA／MCA兼容 设有特别的缓存，实现外设与CPU隔离，外设或CPU的单独升级都不会带来问题 同步时序、集中式仲裁

44 AGP （Accelerated Graphics Port）
AGP总线就是局部总线的一种。AGP即高速图形接口。专用于连接主板上的控制芯片和AGP显示适配卡，为提高视频带宽而设计的总线规范，目前大多数主板均有提供。

45

46 AGP Intel于1996年7月发布1.0 以PCI2.1版规范为基础、 66MHz、分为1x和2x模式，数据传输带宽分别为266MB/s和533MB/s。 1998年，AGP 2.0版规范发布，并且增加了4x模式，这样它的数据传输带宽达到了1066MB/s. 允许AGP显卡直接访问系统内存大大缓解了对于显存容量的需要，有效的控制了显卡的制造成本。

47 USB（Universal Serial Bus即通用串行总线）
USB1.1 Intel公司，1995，12Mbps 1999 USB Mbps 多达127个设备 随时热插拔所连接的设备 即插即用

48 硬件结构 四线电缆， 采用级联星型拓扑，由三个基本部分组成： 两根是用来传送数据的串行通道， 两根为下游（Downstream)设备提供电源
主机（Host) 集线器（Hub) 功能设备

49 总线结构拓补

50 应用 由于其连接的方便性，得到了广泛的应用 1.USB存储设备（U盘，移动硬盘，移动刻录机） 2.调制解调器 3.USB摄像头
5.USB HUB

51 新一代总线技术 PCI-X (Compaq、IBM、HP) NGIO (Intel, 2.5GB/s)
Feature IO (Compaq、IBM、HP、Adaptec, 10GB/s,与NGIO构成竞争) InfiniBand（Compaq，面向数据中心和服务器群，10Gb/s）

52 PCI-X局部总线 Intel架构服务器PCI总线瓶颈 加快加宽时钟速率和数据传输速率，133MHz和1GB/s
与PCI相比，PCI-X拥有更宽的通道、更好的安全性能。

53

54 本章重点内容 总线基本概念 总线的仲裁 影响总线性能的基本因素