第8章 输入输出系统.

Presentation on theme: "第8章 输入输出系统."— Presentation transcript:

1 第8章 输入输出系统

2 计算机的输入输出系统是整个计算机系统中最具有多样性和复杂性的部分，本章首先讨论主机与外设之间的连接问题，接着重点介绍程序查询方式、程序中断方式、DMA方式、通道方式，最后介绍总线技术和接口标准。

3 本章学习要求 了解：接口的基本组成，接口和端口概念 了解：程序查询方式的特点和工作流程 理解：程序中断的基本概念，程序中断与调用子程序的区别
掌握：CPU响应中断的条件和中断隐指令概念 理解：中断的各个过程 了解：DMA方式的特点和DMA接口的组成 理解：DMA传送方法和DMA传送过程。 了解：通道控制方式和通道控制的类型 了解：总线控制

4 8.1 主机与外设的连接 现代计算机系统中外部设备的种类繁多，各类外部设备不仅结构和工作原理不同，而且与主机的连接方式也是复杂多变的。

5 8.1.1 输入输出接口 1.主机和外设的连接方式:辐射型连接、总线型连接等。
2.输入输出接口（I/O接口）:是主机和外设之间的交接界面，通过接口可以实现主机和外设之间的信息交换。 3.接口传输的信息类型 数据信息 控制信息 状态信息 联络信息 外设识别信息

6 8.1.2 接口的功能和基本组成 1.接口的功能 ⑴实现主机和外设的通信联络控制 ⑵进行地址译码和设备选择 ⑶实现数据缓冲 ⑷数据格式的变换
⑸传递控制命令和状态信息

7 2.接口的基本组成 端口：是指接口电路中可以被CPU直接访问的寄存器，若干个端口加上相应的控制逻辑电路才组成接口。

8 3.接口的类型 ⑴按数据传送方式分类 串行口和并行口 ⑵按主机访问I/O设备的控制方式分类 程序查询式 程序中断式 DMA 通道控制器
⑶按功能选择的灵活性分类 可编程接口 不可编程接口 ⑷按通用性分类 通用和专用 ⑸按输入输出的信号分类 数字和模拟 ⑹按应用来分类 运行辅助接口 用户交互接口 传感器接口 控制借口

9 8.1.3 外设的识别与端口寻址 ⑴独立编址 在这种编址方式中，主存地址空间和I/O端口地址空间是相对独立的，分别单独编址。CPU访问主存时，由主存读写控制线控制；访问外设时，由I/O读写控制线控制。（在Intel系列、Z80系列微机及大型计算机中得到广泛应用） ⑵统一编址 在这种编址方式中，I/O端口地址和主存单元的地址是统一编址的，把I/O接口中的端口作为主存单元一样进行访问，不设置专门的I/O指令。

10 8.1.4 输入输出信息传送控制方式 1.程序查询方式 程序查询方式是一种程序直接控制方式，这是主机与外设间进行信息交换的最简单方式，输入和输出完全是通过CPU执行程序来完成的。 这种方式控制简单，但外设和主机不能同时工作，各外设之间也不能同时工作，系统效率很低，因此，仅适用于外设的数目不多，对I/O处理的实时要求不那么高，CPU的操作任务比较单一，并不很忙的情况。

11 2.程序中断方式 在主机启动外设后，无须等待查询，而是继续执行原来的程序，外设在做好输入输出准备时，向主机发中断请求，主机接到请求后就暂时中止原来执行的程序，转去执行中断服务程序对外部请求进行处理，在中断处理完毕后返回原来的程序继续执行。 完成一次程序中断还需要许多辅助操作，主要适用于中、低速外设。

12 3.直接存储器存取（DMA）方式 DMA方式是在主存和外设之间开辟直接的数据通路，可以进行基本上不需要CPU介入的主存和外设之间的信息传送，这样不仅能保证CPU的高效率，而且能满足高速外设的需要。 DMA方式只能进行简单的数据传送操作，在数据块传送的起始和结束时还需CPU及中断系统进行预处理和后处理。

13 4.I/O通道控制方式 I/O通道控制方式是DMA方式的进一步发展，在系统中设有通道控制部件，每个通道挂若干外设，主机在执行I/O操作时，只需启动有关通道，通道将执行通道程序，从而完成I/O操作。 通道是一个具有特殊功能的处理器，它能独立地执行通道程序，产生相应的控制信号，实现对外设的统一管理和外设与主存之间的数据传送。但它不是一个完全独立的处理器。它要在CPU的I/O指令指挥下才能启动、停止或改变工作状态，是从属于CPU的一个专用处理器。

14 4.I/O通道控制方式（续） 一个通道执行输入输出过程全部由通道按照通道程序自行处理，不论交换信息多少，只打扰CPU两次（启动和停止时）。因此，主机、外设和通道可以并行同时工作，而且一个通道可以控制多台不同类型的设备。 目前，小型、微型机大多采用程序查询方式、程序中断方式和DMA方式；大、中型机多采用通道方式。

15 8.2 程序查询方式及其接口 程序查询方式是主机与外设间进行信息交换的最简单方式，程序查询方式的核心问题在于需要不断地查询I/O设备是否准备就绪。

16 8.2.1 程序查询方式 1.程序查询的基本思想 程序直接控制方式：由CPU执行一段输入输出程序来实现主机与外设之间数据传送的方式。
根据外设的不同性质，这种传送方式又可分为无条件传送和程序查询方式两种。

17 2.程序查询方式的工作流程 ①预置传送参数。在传送数据之前，由CPU执行一段初始化程序，预置传送参数。传送参数包括存取数据的主存缓冲区首地址和传送数据的个数。 ②向外设接口发出命令字。当CPU选中某台外设时，执行输出指令向外设接口发出命令字启动外设，为接收数据或发送数据做应有的操作准备。 ③从外设接口取回状态字。CPU执行输入指令，从外设接口中取回状态字并进行测试，判断数据传送是否可以进行。

18 2.程序查询方式的工作流程（续） ④查询外设标志。CPU不断查询状态标志。如果外设没有准备就绪，CPU就踏步进行等待，一直到这个外设准备就绪，并发出“外设准备就绪”信号为止。 ⑤传送数据。只有外设准备好，才能实现主机与外设间的一次数据传送。输入时，CPU执行输入指令，从外设接口的数据缓冲寄存器中接收数据；输出时，CPU执行输出指令，将数据写入外设接口的数据缓冲寄存器中。

19 2.程序查询方式的工作流程（续） ⑥修改传送参数。每进行一次数据传送之后必须要修改传送参数，其中包括主存缓冲区地址加1，传送个数计数器减1。 ⑦判断传送是否结束。如果传送个数计数器不为0，则转第③步，继续传送，直到传送个数计数器为0，表示传送结束。

20 程序查询方式流程

21 8.2.2 程序查询方式接口 硬件组成：数据缓冲寄存器，即数据端口；设备状态寄存器，即状态端口。

22 1.输入接口

23 2.输出接口

24 8.3 中断系统和程序中断方式 中断是现代计算机有效合理地发挥效能和提高效率的一个十分重要的功能。CPU中通常设有处理中断的机构——中断系统，以解决各种中断的共性问题。本节主要分析中断系统的功能，特别强调I/O中断。

25 8.3.1 中断的基本概念 1.中断的提出 程序查询方式虽然简单，但却存在着下列明显的缺点：
⑴在查询过程中，CPU长期处于踏步等待状态，使系统效率大大降低； ⑵CPU在一段时间内只能和一台外设交换信息，其他设备不能同时工作； ⑶不能发现和处理预先无法估计的错误和异常情况。

26 1.中断的提出（续） 程序中断方式的思想是：CPU在程序中安排好在某一时刻启动某一台外设，然后CPU继续执行原来程序，不需要象查询方式那样一直等待外设的准备就绪状态。一旦外设完成数据传送的准备工作时，便主动向CPU发出一个中断请求，请求CPU为自己服务。在可以响应中断的条件下，CPU暂时中止正在执行的程序，转去执行中断服务程序为中断请求者服务，在中断服务程序中完成一次主机与外设之间的数据传送，传送完成后，CPU仍返回原来的程序，从断点处继续执行。

27 程序中断方式示意图

28 1.中断的提出（续） 中断的处理过程实际上是程序的切换过程，即从现行程序切换到中断服务程序，再从中断服务程序返回到现行程序。CPU每次执行中断服务程序前总要保护断点、保护现场，执行完中断服务程序返回现行程序之前又要恢复现场、恢复断点。这些中断的辅助操作都将会限制数据传送的速度。 中断系统是计算机实现中断功能的软、硬件总称。一般在CPU中配置中断机构，在外设接口中配置中断控制器，在软件上设计相应的中断服务程序。

29 2.程序中断与调用子程序的区别 程序中断是指：计算机执行现行程序的过程中，出现某些急需处理的异常情况和特殊请求，CPU暂时中止现行程序，而转去对随机发生的更紧迫的事件进行处理，在处理完毕后，CPU将自动返回原来的程序继续执行。

30 2.程序中断与调用子程序的区别（续） 从表面上看起来，计算机的中断处理过程有点类似于调用子程序的过程，这里现行程序相当于主程序，中断服务程序相当于子程序。但是，它们之间却有着本质上的区别： ①子程序的执行是由程序员事先安排好的（由一条调用子程序指令转入），而中断服务程序的执行则是由随机的中断事件引起的； ②子程序的执行受到主程序或上层子程序的控制，而中断服务程序一般与被中断的现行程序毫无关系； ③不存在同时调用多个子程序的情况，而有可能发生多个外设同时请求CPU为自己服务的情况。

31 3.中断的基本类型 ⑴自愿中断和强迫中断 自愿中断又称程序自中断，它不是随机产生的中断，而是在程序中安排的有关指令，这些指令可以使机器进入中断处理的过程，如：80x86指令系统中的软中断指令INT n。 强迫中断是随机产生的中断，不是程序中事先安排好的。当这种中断产生后，由中断系统强迫计算机中止现行程序并转入中断服务程序。

32 3.中断的基本类型（续） ⑵程序中断和简单中断
程序中断就是我们前面提到的中断，主机在响应中断请求后，通过执行一段中断服务程序来处理更紧迫的任务，它需要占用一定的CPU时间。 简单中断就是外设与主存间直接进行信息交换的方法，即DMA方式。这种中断不去执行中断服务程序，故不破坏现行程序的状态。主机发现有简单中断请求（也就是DMA请求）时，让出一个或几个存取周期供外设与主存交换信息，然后继续执行程序。简单中断是早期对DMA方式的一种叫法，为避免误解，现在一般很少使用这个名词。

33 3.中断的基本类型（续） ⑶内中断和外中断 内中断是指由于CPU内部硬件或软件原因引起的中断，如单步中断、溢出中断等。 外中断是指CPU以外的部件引起的中断。通常，外中断又可以分为不可屏蔽中断和可屏蔽中断两种。不可屏蔽中断优先级别较高，常用于应急处理，如掉电、主存读写校验错等；而可屏蔽中断级别较低，常用于一般I/O设备的数据传送。

34 3.中断的基本类型（续） ⑷向量中断和非向量中断 向量中断是指那些中断服务程序的入口地址是由中断事件自己提供的中断。中断事件在提出中断请求的同时，通过硬件向主机提供中断服务程序入口地址，即向量地址。 非向量中断的中断事件不能直接提供中断服务程序的入口地址。

35 3.中断的基本类型（续） ⑸单重中断和多重中断 单重中断在CPU执行中断服务程序的过程中不能被再打断。 多重中断在执行某个中断服务程序的过程中，CPU可去响应级别更高的中断请求，又称为中断嵌套。多重中断表征计算机中断功能的强弱，有的计算机能实现8级以上的多重中断。

36 8.3.2 中断请求和中断判优 1.中断源和中断请求信号 中断源是指中断请求的来源，即引起计算机中断的事件。
由于每个中断源向CPU发出中断请求的时间是随机的，为了记录中断事件并区分不同的中断源，可采用具有存储功能的触发器来记录中断源，这个触发器称为中断请求触发器（INTR）。当某一个中断源有中断请求时，其相应的中断请求触发器置成“1”状态，表示该中断源向CPU提出中断请求。

37 2.中断请求信号的传送 ⑴独立请求线 每个中断源单独设置中断请求线，将中断请求信号直接送往CPU。 ⑵公共请求线 多个中断源共有一根公共请求线。 ⑶二维结构 将中断请求线连成二维结构，同一优先级别的中断源，采用一根公共的请求线；不同请求线上的中断源优先级别不同。

38 3.中断优先级与判优方法 中断优先级：把全部中断源按中断的性质和处理的轻重缓急进行排队。 确定中断优先级的原则是：对那些提出中断请求后需要立刻处理，否则就会造成严重后果的中断源规定最高的优先级；而对那些可以延迟响应和处理的中断源规定较低的优先级。

39 3.中断优先级与判优方法（续） ⑴软件判优法 所谓软件判优法，就是用程序来判别优先级，这是最简单的中断判优方法。 软件判优方法简单，可以灵活地修改中断源的优先级别；但查询、判优完全是靠程序实现的，不但占用CPU时间，而且判优速度慢。

40 3.中断优先级与判优方法（续） ⑵硬件判优电路 采用硬件判优电路实现中断优先级的判定可节省CPU时间，而且速度快，但是成本较高。
根据中断请求信号的传送方式不同，有不同的优先排队电路，常见的方案有：独立请求线的优先排队电路、公共请求线的优先排队电路等。这些排队电路的共同特点是：优先级别高的中断请求将自动封锁优先级别低的中断请求的处理。硬件排队电路一旦设计连接好之后，将无法改变其优先级别。

41 8.3.3 中断响应和中断处理 1.CPU响应中断的条件 ⑴CPU接收到中断请求信号
CPU允许中断，即开中断。CPU内部有一个中断允许触发器（EINT），只有当EINT=1时，CPU才可以响应中断源的中断请求；如EINT=0，CPU处于不允许中断状态，即使中断源有中断请求，CPU也不响应。

42 1.CPU响应中断的条件（续） 通常，中断允许触发器由开中断指令来置位，由关中断指令或硬件自动使其复位。 ⑶一条指令执行完毕 这是CPU响应中断请求的时间限制条件。一般情况下，CPU在一条指令执行完毕且没有更紧迫的任务时才能响应中断请求。

43 2.中断隐指令 CPU响应中断之后，经过某些操作，转去执行中断服务程序。这些操作是由硬件直接实现的，我们把它称为中断隐指令。中断隐指令并不是指令系统中的一条真正的指令，它没有操作码，所以中断隐指令是一种不允许、也不可能为用户使用的特殊指令。

44 2.中断隐指令（续） 中断隐指令完成的操作主要有： ⑴保存断点
为了保证在中断服务程序执行完毕能正确返回原来的程序，必须将原来程序的断点（即程序计数器PC的内容）保存起来。断点可以压入堆栈，也可以存入主存的特定单元中。 ⑵暂不允许中断 暂不允许中断即关中断。在中断服务程序中，为了保护中断现场（即CPU的主要寄存器状态）期间不被新的中断所打断，必须要关中断，从而保证被中断的程序在中断服务程序执行完毕之后能接着正确地执行下去。

45 2.中断隐指令（续） 并不是所有的计算机都在中断隐指令中由硬件自动地关中断，也有些计算机的这一操作是由软件（中断服务程序）来实现的。 ⑶引出中断服务程序 引出中断服务程序的实质就是取出中断服务程序的入口地址送程序计数器PC。对于向量中断和非向量中断，引出中断服务程序的方法是不相同的。

46 3.中断周期 以上几个基本操作在不同的计算机系统中的处理方法是各异的。通常，在组合逻辑控制的计算机中，专门设置了一个中断周期来完成中断隐指令的任务。在微程序控制的计算机中，则专门安排有一段微程序来完成中断隐指令的这些操作。

47 4.进入中断服务程序 软件的方法由中断隐指令控制进入一个中断总服务程序，在那里判优、寻找中断源并且转入相应的中断服务程序。这种方法方便、灵活，硬件极简单，但效率是比较低的。 对于硬件向量中断法，当CPU响应某一中断请求时，硬件能自动形成并找出与该中断源对应的中断服务程序的入口地址。 当中断源向CPU发出中断请求信号之后，CPU进行一定的判优处理。若决定响应这个中断请求，则向中断源发出中断响应信号INTA。中断源接到INTA信号后就通过自己的向量地址形成部件向CPU发送向量地址，CPU接收该向量地址之后就可转入相应的中断服务程序。

48 向量中断过程 图8-11 向量中断过程

49 4.进入中断服务程序（续） 向量地址通常有两种情况： ⑴向量地址是中断服务程序的入口地址
如果向量地址就是中断服务程序的入口地址，则CPU不需要再经过处理就可以进入相应的中断服务程序。 ⑵向量地址是中断向量表的指针 如果向量地址是中断向量表的指针，则向量地址指向一个中断向量表，从中断向量表的相应单元中再取出中断服务程序的入口地址，此时中断源给出的向量地址是中断服务程序入口地址的地址。

50 5.中断现场的保护和恢复 中断现场指的是发生中断时CPU的主要状态，其中最重要的是断点，另外还有一些通用寄存器的状态。之所以需要保护和恢复现场的原因是因为CPU要先后执行两个完全不同的程序（现行程序和中断服务程序），必须进行两种程序运行状态的转换。一般来说，在中断隐指令中，CPU硬件将自动保存断点，有些计算机还自动保存程序状态寄存器（PSWR）的内容。但是，在许多应用中，要保证中断返回后原来的程序能正确地继续运行，仅保存这一、二个寄存器的内容是不够的。

51 5.中断现场的保护和恢复 在中断服务程序开始时，应由软件去保存那些硬件没有保存，而在中断服务程序中又可能用到的寄存器（如某些通用寄存器）的内容，在中断返回之前，这些内容还应该被恢复。 软、硬件保护现场往往是和向量中断结合在一起使用的。先把断点和程序状态字自动压入堆栈，这就是保护旧现场；接着根据中断源送来的向量地址自动取出中断服务程序入口地址和新的程序状态字，这就是建立新现场；最后由一些指令实现对必要的通用寄存器的保护。恢复现场则是保护现场的逆处理。

52 8.3.4 多重中断与中断屏蔽 1.中断嵌套 中断嵌套的层次可以有多层，越在里层的中断请求越急迫，优先级越高，因此优先得到CPU的服务。

53 2.允许和禁止中断 允许中断还是禁止中断是用CPU中的中断允许触发器控制的，当中断允许触发器（EINT）被置“1”，则允许中断；当中断允许触发器（EINT）被置“0”，则禁止中断。 允许中断即开中断，下列情况应开中断： ⑴在中断服务程序执行完毕，恢复中断现场之后； ⑵在多重中断的情况下，保护中断现场之后。 禁止中断即关中断，下列情况应关中断： ⑴当响应某一级中断请求，不再允许被其他中断请求打断时； ⑵在中断服务程序的保护和恢复现场之前。

54 3.中断屏蔽 中断源发出中断请求之后，这个中断请求并不一定能真正送到CPU去，在有些情况下，可以用程序方式有选择地封锁部分中断，这就是中断屏蔽。 如果给每个中断源都相应地配备一个中断屏蔽触发器（MASK），则每个中断请求信号在送往判优电路之前，还要受到屏蔽触发器的控制。当MASK=1，表示对应中断源的请求被屏蔽，可见中断请求触发器和中断屏蔽触发器是成对出现的。

55 3.中断屏蔽（续） 用程序设置的方法将屏蔽寄存器中的某一位置“1”，则对应的中断请求被封锁，无法去参加排队判优；若屏蔽寄存器中的某一位置“0”，才允许对应的中断请求送往CPU。

56 中断屏蔽寄存器的作用 图8-14 中断屏蔽寄存器的作用

57 3.中断屏蔽（续） 如一个中断系统有16个中断源，每一个中断源按其优先级别赋予一个屏蔽字。屏蔽字与中断源的优先级别是一一对应的，“0”表示开放，“1”表示屏蔽。 第1级中断源的屏蔽字是16个“1”，它的优先级别最高，禁止本级和更低级的中断请求；……第16级中断源的屏蔽字只有第16位（最低位）为“1”，其余各位为“0”，它的优先级别最低，仅禁止本级的中断请求，而对其他高级的中断请求全部开放。

58 各中断源的屏蔽字 中断源的优先级 屏蔽字（16位） 1 2 3 ┇ 15 16 111…111 011…111 001…111
000…011 000…001

59 4.中断升级 中断屏蔽字的另一个作用是可以改变中断优先级，将原级别较低的中断源变成较高的级别，我们称之为中断升级。这实际上是一种动态改变优先级的方法。 这里所说的改变优先次序是指改变中断的处理次序。中断处理次序和中断响应次序是两个不同的概念，中断响应次序是由硬件排队电路决定的，无法改变。但是，中断处理次序是可以由屏蔽码来改变的，故把屏蔽码看成软排队器。中断处理次序可以不同于中断响应次序。

60 例如，某计算机的中断系统有4个中断源，每个中断源对应一个屏蔽码。中断响应的优先次序为1→2→3→4，中断的处理次序和中断的响应次序是一致的。
4.中断升级（续） 例如，某计算机的中断系统有4个中断源，每个中断源对应一个屏蔽码。中断响应的优先次序为1→2→3→4，中断的处理次序和中断的响应次序是一致的。 程序 级别 屏 蔽 码 1级 2级 3级 4级 第1级 第2级 第3级 第4级 1

61 CPU的运动轨迹 图8-15 CPU的运动轨迹

62 在不改变中断响应次序的条件下，通过改写屏蔽码可以改变中断处理次序，例如，要使中断处理次序改为1→4→3→2，则只需使中断屏蔽码改为：
4.中断升级（续） 在不改变中断响应次序的条件下，通过改写屏蔽码可以改变中断处理次序，例如，要使中断处理次序改为1→4→3→2，则只需使中断屏蔽码改为： 程序 级别 屏 蔽 码 1级 2级 3级 4级 第1级 第2级 第3级 第4级 1

63 处理次序改变后的CPU运动轨迹 图8-16 处理次序改变后的CPU运动轨迹

64 8.3.5 中断全过程 这里所说的中断全过程指的是从中断源发出中断请求开始，CPU响应这个请求，现行程序被中断，转至中断服务程序，直到中断服务程序执行完毕，CPU再返回原来的程序继续执行的整个过程。 中断全过程分为5个阶段：①中断请求，②中断判优，③中断响应，④中断处理，⑤中断返回。 其中中断处理就是执行中断服务程序，这是中断系统的核心。

65 中断处理过程 图8-17 中断处理过程

66 8.3.5 中断全过程（续） 中断处理过程基本上由3部分组成，第一部分为准备部分，其基本功能是保护现场，对于非向量中断方式则需要确定中断源，最后开放中断，允许更高级的中断请求打断低级的中断服务程序；第二部分为处理部分，即真正执行具体的为某个中断源服务的中断服务程序；第三部分为结尾部分，首先要关中断，以防止在恢复现场过程中被新的中断请求打断，接着恢复现场，然后开放中断，以便返回原来的程序后可响应其他的中断请求。中断服务程序的最后一条指令一定是中断返回指令。

67 8.3.6 程序中断接口结构 具有中断能力的外设接口是由程序查询式接口再加上中断控制机构组成的。 中断控制机构包括： ⑴中断请求电路
⑵中断优先电路 ⑶向量地址形成部件

68 8.4 DMA方式及其接口 DMA方式是为了在主存与外设之间实现高速、批量数据交换而设置的。DMA方式的数据传送直接依靠硬件（DMA控制器）来实现，不需要执行任何程序。

69 8.4.1 DMA方式的基本概念 1.DMA方式的特点 无论程序查询还是程序中断方式，主要的工作都是由CPU执行程序完成的，这需要花费时间，因此不能实现高速外设与主机的信息交换。 DMA方式是在外设和主存之间开辟一条“直接数据通道”，在不需要CPU干预也不需要软件介入的情况下在两者之间进行的高速数据传送方式。在DMA传送方式中，对数据传送过程进行控制的硬件称为DMA控制器。当外设需要进行数据传送时，通过DMA控制器向CPU提出DMA传送请求，CPU响应之后将让出系统总线，由DMA控制器接管总线进行数据传送。

70 1.DMA方式的特点（续） DMA方式具有下列特点： ⑴它使主存与CPU的固定联系脱钩，主存既可被CPU访问，又可被外设访问； ⑵在数据块传送时，主存地址的确定、传送数据的计数等都由硬件电路直接实现； ⑶主存中要开辟专用缓冲区，及时供给和接收外设的数据； ⑷DMA传送速度快，CPU和外设并行工作，提高了系统的效率。 ⑸DMA在传送开始前要通过程序进行预处理，结束后要通过中断方式进行后处理。

71 ⑵对中断请求的响应时间只能发生在每条指令执行完毕时；而对DMA请求的响应时间可以发生在每个机器周期结束时。
⑴中断方式是程序切换，需要保护和恢复现场；而DMA方式除了开始和结尾时，不占用CPU的任何资源。 ⑵对中断请求的响应时间只能发生在每条指令执行完毕时；而对DMA请求的响应时间可以发生在每个机器周期结束时。 图8-19 两种请求的响应时刻比较

72 2.DMA和中断的区别（续） ⑶中断传送过程需要CPU的干预；而DMA传送过程不需要CPU的干预，故数据传输速率非常高，适合于高速外设的成组数据传送。 ⑷DMA请求的优先级高于中断请求。 ⑸中断方式具有对异常事件的处理能力，而DMA方式仅局限于完成传送数据块的I/O操作。

73 3.DMA方式的应用 DMA方式一般应用于主存与高速外设间的简单数据传送。高速外设如磁盘、磁带、光盘等辅助存储器以及其他带有局部存储器的外设、通信设备等。 DMA传送是直接依靠硬件实现的，可用于快速的数据直传。也正是由于这一点，DMA方式本身不能处理较复杂的事件。因此，在某些场合常综合应用DMA方式与程序中断方式，二者互为补充。

74 8.4.2 DMA接口 1.DMA控制器的功能 在DMA传送过程中，DMA控制器将接管CPU的地址总线、数据总线和控制总线，CPU的主存控制信号被禁止使用。而当DMA传送结束后，将恢复CPU的一切权利并开始执行其操作。由此可见，DMA控制器必须具有控制系统总线的能力，即能够像CPU一样输出地址信号，接收或发出控制信号，输入或输出数据信号。

75 1.DMA控制器的功能 DMA控制器在外设与主存之间直接传送数据期间，完全代替CPU进行工作，主要功能有：
⑵CPU响应此总线请求，发出总线响应信号后，接管对总线的控制，进入DMA操作周期； ⑶确定传送数据的主存单元地址及传送长度，并能自动修改主存地址计数值和传送长度计数值； ⑷规定数据在主存与外设之间的传送方向，发出读写或其他控制信号，并执行数据传送的操作。 ⑸ 向CPU报告DMA操作的结束。

76 简单的DMA控制器 图8-20 简单的DMA控制器

77 2.DMA控制器的基本组成 ⑴主存地址计数器 用来存放待交换数据的主存地址。该计数器的初始值为主存缓冲区的首地址，当DMA传送时，每传送一个数据，将地址计数器加“1”，从而以增量方式给出主存中要交换的一批数据的地址，直至这批数据传送完毕为止。 ⑵传送长度计数器 用来记录传送数据块的长度。其初始值为传送数据的总字数或总字节数，每传送一个字或一个字节，计数器自动减“1”，当其内容为0时表示数据已全部传送完毕。

78 2.DMA控制器的基本组成（续） ⑶数据缓冲寄存器 用来暂存每次传送的数据。输入时，数据由外设（如磁盘）先送往数据缓冲寄存器，再通过数据总线送到主存。反之，输出时，数据由主存通过数据总线送到数据缓冲寄存器，然后再送到外设。 ⑷DMA请求触发器 每当外设准备好数据后给出一个控制信号，使DMA请求触发器置位。

79 2.DMA控制器的基本组成（续） ⑸控制/状态逻辑 它由控制和时序电路以及状态标志等组成，用于指定传送方向，修改传送参数，并对DMA请求信号和CPU响应信号进行协调和同步。 ⑹中断机构 当一个数据块传送完毕后触发中断机构，向CPU提出中断请求，CPU将进行DMA传送的结尾处理。

80 3.DMA控制器的引出线 ⑴地址总线 在DMA方式下，呈输出状态，可对主存进行地址选择；在CPU方式下，呈输入状态，可对DMA控制器中的有关寄存器进行寻址。 ⑵数据总线 在DMA方式下，用它进行数据传送；在CPU方式下，可对DMA控制器的有关寄存器进行编程。

81 3.DMA控制器的引出线（续） ⑶控制数据传送方式的信号线 存储器读信号 、存储器写信号 、外设读信号 、外设写信号 。 当数据从外设写入主存时， 和 同时有效；而当数据从主存读出送外设时， 和 将同时有效。

82 3.DMA控制器的引出线（续） ⑷DMA控制器与外设之间的联络信号线 DMA请求信号DREQ，是外设向DMA控制器提出DMA操作的申请信号； DMA响应信号DACK，是DMA控制器向提出DMA请求的外设表示的应答信号。 ⑸DMA控制器与CPU之间的联络信号线 总线请求HRQ，是DMA控制器向CPU请求让出总线的信号； 总线响应信号HLDA，是CPU向DMA控制器表示响应总线请求的信号。

83 4.DMA控制器的连接和传送 图8-21给出了DMA控制器与CPU及主存、外设之间的连接框图。在进行DMA操作之前应先对DMA控制器编程。比如，确定传送数据的主存起始地址、要传送的字节数以及传送方式，是由外设将数据写入主存还是从主存将数据读出送外设。

84 DMA控制器的连接 图8-20 DMA控制器的连接

85 4.DMA控制器的连接和传送（续） 下面以外设将一个数据块写入主存的操作为例，简述DMA控制器的操作过程。 ①首先由外设向DMA控制器发出请求信号DREQ。 ②DMA控制器向CPU发出总线请求信号HRQ。 ③CPU向DMA控制器发出总线响应信号HLDA，此时，DMA控制器获取了总线的控制权。 ④DMA控制器向外设发出DMA响应信号DACK，表示DMA控制器已控制了总线，允许外设与主存交换数据。

86 4.DMA控制器的连接和传送（续） ⑤DMA控制器按主存地址计数器的内容发出地址信号作为主存地址的选择，同时主存地址计数器的内容加1。
⑦传送长度计数器减1。 重复⑤～⑦步骤，直到字节计数器减到0为止，数据块的DMA方式传送工作宣告完成。这时，DMA控制器的HRQ降为低电平，总线控制权交还CPU。

87 8.4.3 DMA传送方法与传送过程 1.DMA传送方法 ⑴CPU停止访问主存法
这种方法是用DMA请求信号迫使CPU让出总线控制权。CPU在现行机器周期执行完成之后，使其数据、地址总线处于三态，并输出总线批准信号。每次DMA请求获得批准，DMA控制器获得总线控制权以后，连续占用若干个存取周期（总线周期）进行成组连续的数据传送，直至批量传送结束，DMA控制器才把总线控制权交回CPU。

88 CPU停止访问主存法 图8-22(a) CPU停止访问主存法

89 1.DMA传送方法（续） ⑵存储器分时法 把原来的一个存取周期分成两个时间片，一片分给CPU，一片分给DMA，使CPU和DMA交替地访问主存。这种方法无须申请和归还总线，使总线控制权的转移几乎不需要什么时间，所以对DMA传送来讲效率是很高的，而且CPU既不停止现行程序的运行，也不进入保持状态，在CPU不知不觉中便进行了DMA传送；但这种方法需要主存在原来的存取周期内为两个部件服务，如果要维持CPU的访存速度不变，就要求主存的工作速度提高一倍。

90 存储器分时法 图8-23(b) 存储器分时法

91 1.DMA传送方法（续） ⑶周期挪用法 周期挪用法是前两种方法的折衷。当外设没有DMA请求时，CPU按程序要求访问主存；一旦外设有DMA请求并获得CPU批准后，CPU让出一个周期的总线控制权，由DMA控制器控制系统总线，挪用一个存取周期进行一次数据传送，传送一个字节或一个字；然后，DMA控制器将总线控制权交回CPU，CPU继续进行自己的操作，等待下一个DMA请求的到来。重复上述过程，直至数据块传送完毕。

92 周期挪用法 图8-23(c) 周期挪用法

93 1.DMA传送方法（续） 当主存工作速度高出外设较多时，采用周期挪用法可以提高主存的利用率，对CPU的影响较小，因此，高速主机系统常采用这种方法。根据主存的存取周期与磁盘的数据传输率，可以计算出主存操作时间的分配情况：有多少时间需用于DMA传送（被挪用），有多少时间可用于CPU访存。这在一定程度上反映了系统的处理效率。

94 2.DMA传送过程 ⑴DMA预处理 在DMA传送之前必须要做准备工作，即初始化。这是由CPU来完成的。CPU首先执行几条I/O指令，用于测试外设的状态、向DMA控制器的有关寄存器置初值、设置传送方向、启动该外部设备等。 在这些工作完成之后，CPU继续执行原来的程序，在外设准备好发送的数据（输入）或接收的数据已处理完毕（输出）时，外设向DMA控制器发DMA请求，再由DMA控制器向CPU发总线请求。

95 2.DMA传送过程（续） ⑵数据传送 DMA的数据传送可以以单字节（或字）为基本单位，也可以以数据块为基本单位。对于以数据块为单位的传送，DMA控制器占用总线后的数据输入和输出操作都是通过循环来实现的。 需要特别指出的是，图8-23所示的流程图不是由CPU执行程序实现的，而是由DMA控制器实现的。

96 DMA的数据传送过程 图8-23 DMA的数据传送过程

97 2.DMA传送过程（续） ⑶DMA后处理 当传送长度计数器计到0时，DMA操作结束，DMA控制器向CPU发中断请求，CPU停止原来程序的执行，转去执行中断服务程序做DMA结束处理工作。

98 8.5 通道控制方式 在大型计算机系统中，所连接的I/O设备数量多，输入输出频繁，要求整体的速度快，单纯依靠主CPU采取程序中断和DMA等控制方式已不能满足要求，于是通道控制方式被引入计算机系统。

99 8.5.1 通道的基本概念 1.通道控制方式与DMA方式的区别

100 2.通道的功能 ⑴接受CPU的I/O指令，按指令要求与指定的外设进行联系；
⑵从主存取出属于该通道程序的通道指令，经译码后向设备控制器和设备发送各种命令； ⑶实施主存和外设间的数据传送，如为主存或外设装配和拆卸信息，提供数据中间缓存的空间以及指示数据存放的主存地址和传送的数据量； ⑷从外设获得设备的状态信息，形成并保存通道本身的状态信息，根据要求将这些状态信息送到主存的指定单元，供CPU使用； ⑸将外设的中断请求和通道本身的中断请求按次序及时报告CPU。

101 8.5.2 通道的类型与结构 1.通道类型 按照通道独立于主机的程度，可分为结合型通道和独立型通道两种类型。结合型通道在硬件结构上与CPU结合在一起，借助于CPU的某些部件作为通道部件来实现外设与主机的信息交换。这种通道结构简单，成本较低，但功能较弱。独立型通道完全独立于主机对外设进行管理和控制。这种通道功能强，但设备成本高。

102 1.通道类型（续） ⑴字节多路通道 字节多路通道是一种简单的共享通道，用于连接与管理多台低速设备，以字节交叉方式传送信息。字节多路通道先选择设备A，为其传送一个字节A1；然后选择设备B，传送字节B1；再选择设备C，传送字节C1。再交叉地传送A2、B2、C2……所以字节多路通道的功能好比一个多路开关，交叉（轮流）地接通各台设备。

103 字节多路通道传送方式示意图 图8-24 字节多路通道传送方式示意图

104 1.通道类型（续） ⑵选择通道 对于高速设备，字节多路通道显然是不合适的。选择通道又称高速通道，在物理上它也可以连接多个设备，但这些设备不能同时工作，在一段时间内通道只能选择一台设备进行数据传送，此时该设备可以独占整个通道。因此，选择通道一次只能执行一个通道程序，只有当它与主存交换完信息后，才能再选择另一台外部设备并执行该设备的通道程序。选择通道先选择设备A，成组连续地传送A1A2…当设备A传送完毕后，选择通道又选择通道B，成组连续地传送B1B2…再选择设备C，成组连续地传送C1C2…。

105 选择通道传送方式示意图 图8-25 选择通道传送方式示意图

106 1.通道类型（续） ⑶数组多路通道 数组多路通道是把字节多路通道和选择通道的特点结合起来的一种通道结构。它的基本思想是：当某设备进行数据传送时，通道只为该设备服务；当设备在执行辅助操作时，通道暂时断开与这个设备的连接，挂起该设备的通道程序，去为其他设备服务。 数组多路通道有多个子通道，既可以执行多路通道程序，即像字节多路通道那样，所有子通道分时共享总通道，又可以用选择通道那样的方式成组地传送数据；既具有多路并行操作的能力，又具有很高的数据传输速率，使通道的效率充分得到发挥。

107 2.通道的结构 CCWR是通道命令字寄存器，它用来存放通道命令字（CCW）。CCW是控制I/O操作的关键参数，一条条的通道命令字构成通道程序，放在主存中。CAWR是通道地址字寄存器，它指出了CCW在主存中的地址，初始值由程序预置，工作时通道就依照这个地址到主存中取出CCW并加以执行。CSWR是通道状态字寄存器，记录了通道程序执行后本通道和相应设备的各种状态信息，这些信息称为通道状态字（CSW）。CSW通常放在主存的固定单元中，此专用单元的内容在执行下一个I/O指令或中断之前是有效的，可供CPU了解通道、设备状态和操作结束的原因。

108 8.5.4 通道工作过程 ①在用户程序中使用访管指令进入管理程序，由CPU通过管理程序组织一个通道程序，并启动通道。
③通道程序结束后向CPU发中断请求。CPU响应这个中断请求后，第二次进入操作系统，调用管理程序对中断请求进行处理。 这样，每完成一次输入输出工作，CPU只需要两次调用管理程序，大大减少了对用户程序的打扰。

109 通道程序、管理程序和用户程序的执行时间关系
图8-29 通道程序、管理程序和用户程序的执行时间关系

110 8.6 总线技术 总线是一组能为多个部件分时共享的公共信息传送线路。共享是指总线上可以挂接多个部件，各个部件之间相互交换的信息都可以通过这组公共线路传送；分时是指同一时刻总线上只能传送一个部件发送的信息，如果系统中有多个部件，它们是不能同时使用总线的。

111 8.6.1 总线通信控制 1.同步通信方式 同步通信方式是指系统采用一个统一的时钟信号来协调发送和接收双方的传送定时关系。时钟产生相等的时间间隔，每个间隔构成一个总线周期。在一个总线周期中，发送和接收双方可以进行一次数据传送。由于是在规定的时间段内进行I/O操作，所以，发送者不必等待接收者有什么响应，当这个时间段结束后，就自动进行下一个操作。 同步方式中的时钟频率必须能适应在总线上最长的延迟和最慢的接口的需要。因此，同步方式的效率较低，时间利用也不够合理；同时，也没有办法知道被访问的外设是否已经真正的响应，故可靠性比较低。

112 2.异步通信方式 异步通信方式也称为应答方式。在这种方式下，没有公用的时钟，也没有固定的时间间隔，完全依靠传送双方相互制约的“握手”信号来实现定时控制。 通常，把交换信息的两个部件或设备分为主设备和从设备，主设备提出交换信息的“请求”信号，经接口传送到从设备；从设备接到主设备的申请后，通过接口向主设备发出“回答”信号，整个“握手”过程就是一问一答地进行的。必须指出，从“请求”到“回答”的时间是由操作的实际时间决定的，而不是由CPU的节拍硬性规定的，所以具有很强的灵活性，而且对提高整个计算机系统的工作效率也是有好处的。

113 2.异步通信方式（续） 异步控制能保证两个工作速度相差很大的部件或设备间可靠地进行信息交换，自动完成时间的配合；但是控制较同步方式稍复杂一些，成本也会高一些。 异步方式根据“请求”和“回答”信号的撤消是否互锁，有三种情况： ⑴不互锁 ⑵半互锁 ⑶全互锁

114 8.6.2 总线管理 1.总线判优和仲裁 由于总线是公共的，为了保证同一时刻只有一个申请者使用总线，总线控制机构中设置有总线判优和仲裁控制逻辑，即按照一定的优先次序来决定哪个部件首先使用总线，只有获得总线使用权的部件，才能开始数据传送。 总线判优按其仲裁控制机构的设置可分为集中式控制和分布式控制两种。总线控制逻辑集中在一处（如在CPU中）的，称为集中式控制；而总线控制逻辑分散在连接于总线上的各个部件或设备中的，称为分布式控制。

115 1.总线判优和仲裁（续） 就集中式控制而言，有3种常见的优先权仲裁方式： ⑴链式查询方式 链式查询方式的总线控制器使用三根控制线与所有部件和设备相连，这三根控制线是： 总线请求（BR） 总线忙（BS） 总线批准（BG）

116 1.总线判优和仲裁（续） 链式查询的优点是只用很少几根线就能按一定的优先次序来实现总线控制，并很容易扩充。缺点是对查询链的故障很敏感，如果第i个部件中的查询链电路有故障，那么第i个以后的部件都不能工作。另外，因为查询的优先级是固定的，所以若优先级较高的部件出现频繁的总线请求时，优先级较低的部件就可能会难以得到响应。

117 1.总线判优和仲裁（续） ⑵计数器定时查询方式 总线上的每个部件可以通过公共的BR线发出请求，总线控制器收到请求之后，在BS为“0”的情况下，让计数器开始计数，定时地查询各个部件以确定是谁发出的请求。当查询线上的计数值与发出请求的部件号一致时，该部件就使BS线置“1”，获得了总线使用权，并中止计数查询，直至该部件完成数据传送之后，撤消BS信号。

118 1.总线判优和仲裁（续） 这种计数可以从“0”开始，也可以从中止点开始。如果从“0”开始，各部件的优先次序和链式查询方式相同，优先级的次序是固定的。如果从中止点开始，即为循环优先级，各个部件使用总线的级别将相等。计数器的初始值还可以由程序来设置，这就可以方便地改变优先次序，增加系统的灵活性。

119 1.总线判优和仲裁（续） ⑶独立请求方式 在这种方式中，每一个共享总线的部件均有一对控制线：总线请求BRi和总线批准BGi。当某个部件请求使用总线时，便发出BRi，总线控制器中有一排队电路，根据一定的优先次序决定首先响应哪个部件的请求BRi，然后给该部件送回批准信号BGi。 独立请求方式的优点是响应时间快，然而这是以增加控制线数和硬件电路为代价的。此方式对优先次序的控制也是相当灵活的，它可以预先固定，也可以通过程序来改变优先次序。

120 2.总线控制权 总线在任一时刻只为某两个部件或设备所占用。获得总线控制权的部件或设备称为主设备，主设备一旦获得总线控制权后，就立即开始向另一个部件或设备进行一次信息传送。这后一个部件或设备称为从设备，它是与主设备进行信息交换的对象。这种以主设备为参考点，向从设备发送信息或接收从设备送来的信息的工作关系，称为主从关系。

121 2.总线控制权（续） 值得注意的是，在定义总线数据传送操作是“输入”或“输出”时，必须以主设备为参考点，即从设备将数据送往主设备称为“输入”，反之称为“输出”。这和前面提到的以主机为参考点的输入、输出的含义是不完全相同的。

122 8.6.3 总线类型和总线标准 1.总线类型 ⑴CPU内部总线 CPU内部各部件之间的信息传送线。 ⑵部件内总线
用于插件板内各芯片之间互连的总线，又称片级总线。 ⑶系统总线 系统总线是计算机系统内各功能部件（CPU、主存、I/O接口）之间相互连接的总线。 ⑷外总线 计算机系统之间互连的通信总线。

123 2.系统总线标准 ⑴PC/XT总线 PC/XT总线是早期PC/XT微机所配备的系统总线，是8位总线标准。 ⑵ISA总线 ISA总线在原PC/XT总线62线的基础上又增加一个36线的扩展槽，成为16位的总线标准，即工业标准体系结构ISA。 ⑶MCA总线 32位微通道结构MCA总线，在PS/2机上使用。MCA总线成为标准的32位扩展总线系统。

124 2.系统总线标准（续） ⑷EISA总线 既与ISA兼容，又在许多方面参考了MCA设计的总线标准，称为增强的工业标准体系结构EISA，成为一种与MCA相抗衡的总线标准。 ⑸VL总线（VESA局部总线） VL总线的数据宽度为32位，其主要优点是：协议简单、传输速率高、能够支持多种硬件的工作。但是，它的规范性、兼容性和扩展性较差。

125 2.系统总线标准（续） ⑹PCI局部总线 PCI局部总线是一种高性能、32位或64位地址数据线复用的总线，它的兼容性好，不受CPU品种的限制。 ⑺AGP AGP（图形加速端口）是由Intel创建的新总线，专门用作高性能图形及视频支持。AGP基于PCI，且AGP插槽外形与PCI类似，但它有增加的信号，同时在系统中的定位不同，是专门为系统中的视频卡设计的。

126 I/O接口标准 1.串口和并口 串口（也称之为通信口或COM端口）主要用于需要与系统进行双向通信的设备。这些设备包括调制解调器、鼠标、扫描仪、以及所有向计算机发送信息和从计算机接收信息的其他设备。 并口一般用于将打印机等设备连接到计算机上。并口之所以被称为并口，是因为它有8条数据线，可以通过这8条数据线同时发送包含数据的一个字节的所有数据位。

127 2.串口与并口的替代产品—USB和IEEE-1394
由传统的串、并口完成的功能现在已经越来越多地由新的接口类型完成了，两种最近推出的高速串行总线结构是通用串行总线（USB）和IEEE 1394，IEEE 1394也被称为i.Link或Fire Wire。这些结构都是远胜于标准串口和并口性能的高速通信接口。它们可以用来替代SCSI，以实现与高速外设的连接。除了其突出的性能外，这些新的端口还支持I/O设备的合并，这就意味着所有类型的外设都可以连接到这些接口上。

128 2.串口与并口的替代产品—USB和IEEE-1394（续）
USB（通用串行总线）是一种外设总线标准，它的设计为计算机的外设带来了即插即用功能。USB的出现不再需要专用的端口，也减少了I/O卡的使用（从而也减少了因添加新卡而重新配置系统的需要），大大节省了重要的系统资源。带有USB的计算机可以支持对外设的自动识别与设置，只需要将外设在物理上连接到计算机即可，而不需要重新启动或运行安装程序。USB在一台计算机上最多可以同时支持127台设备的运行。

129 2.串口与并口的替代产品—USB和IEEE-1394（续）
IEEE 1394是由IEEE标准委员会1995年发布的，它的最初版本被称为1394a，传输速率为200Mbps，而正在讨论中的1494b有望支持1600Mbps的传输速率，甚至可达到3200Mbps。IEEE 1394构建在菊花链或树状的拓扑结构上的，它支持63个节点，每个节点可以支持多达16台设备的菊花链。如果还不够用的话，该标准还支持最多1 023条桥接的总线，这样就可以互连64 000个节点！另外，与SCSI一样，IEEE 1394能够在同一条总线上支持不同速率的设备。