第三章 组合逻辑电路 3.1 组合逻辑电路的特点和任务 3.2 组合逻辑电路的分析和设计 3.3 常用组合逻辑电路 第3章 翻页 上页 下页

Presentation on theme: "第三章 组合逻辑电路 3.1 组合逻辑电路的特点和任务 3.2 组合逻辑电路的分析和设计 3.3 常用组合逻辑电路 第3章 翻页 上页 下页"— Presentation transcript:

1 第三章 组合逻辑电路 3.1 组合逻辑电路的特点和任务 3.2 组合逻辑电路的分析和设计 3.3 常用组合逻辑电路 第3章 翻页 上页 下页
返回

2 3.1 组合逻辑电路的特点和任务 把门电路按一定的规律加以组合，可以构成具有各种功能的逻辑电路，称为组合逻辑电路。
第3章 3.1 组合逻辑电路的特点和任务 把门电路按一定的规律加以组合，可以构成具有各种功能的逻辑电路，称为组合逻辑电路。 组合逻辑电路的特点：输出状态只与当前的输入状态有关，与原输出状态无关。或者说，当输入变量取任意一组确定的值以后，输出变量的状态就唯一地被确定。 翻页 上页 下页 返回

3 3.2 组合逻辑电路的分析和设计 一.组合逻辑电路的分析 步骤： 1.根据已知逻辑电路图写出逻辑式 2.对逻辑式进行化简
第3章 3.2 组合逻辑电路的分析和设计 一.组合逻辑电路的分析 步骤： 1.根据已知逻辑电路图写出逻辑式 2.对逻辑式进行化简 3.根据最简逻辑式列出逻辑状态表 4.根据逻辑状态表分析逻辑功能 翻页 上页 下页 返回

4 [例题3.2.1] 分析图示逻辑电路的功能 第3章 A B ＆ F A AB A AB B AB B AB
状态表： A B F 0 1 B AB 解：1.逻辑式 F = A AB B AB F = A AB + B AB 2.化简： = A（A + B）+ B（A + B） 利用AB=A+B 运算法则！ 符号： A B F =1 = AB + BA 利用A.A= 0 运算法则！ 3.逻辑功能：异或关系 F = A B +A B = A B 翻页 上页 下页 返回

5 两地控制一灯电路 第3章 1 1 1 0 0 0 灭 Y =1 时：灯亮 0 1 1 亮 Y =0 时：灯灭 1 0 1 亮 1 1 0 灭
+UCC KA T Y R A B ＆ +5V 1 1 1 逻辑关系： 开关 输出 灯 A B Y 灭 Y =1 时：灯亮 亮 Y =0 时：灯灭 亮 灭 上页 下页 返回 翻页

6 二.组合逻辑电路的设计 步骤： 1. 根据逻辑要求列出逻辑状态表 2. 根据状态表写出逻辑式 3. 对逻辑式进行化简
第3章 二.组合逻辑电路的设计 步骤： 1. 根据逻辑要求列出逻辑状态表 2. 根据状态表写出逻辑式 3. 对逻辑式进行化简 4. 根据最简逻辑式画出逻辑电路图 上页 下页 返回 翻页

7 第3章 A B C F 解：1. 列出逻辑状态表 2. 写出逻辑式 对应 F 为1的项有4种输入组合 F = A B C +A B C
[例题3.2.2] 设计一逻辑电路供三人（A B C）表决使用。每 人有一电键，如果他赞成，就按电键，表示1;如果不 赞成，不按电键，表示0。表决结果用指示灯来表示， 如果多数赞成，则指示灯亮 F = 1，反之则不亮 F = 0 。 A B C F 解：1. 列出逻辑状态表 2. 写出逻辑式 1 对应 F 为1的项有4种输入组合 1 1 F = A B C +A B C + A B C + ABC 1 翻页 上页 下页 返回

8 3. 化简：F 4. 画出逻辑电路图 F = AB + BC + AC F 第3章 = A B C + A B C + ABC
= BC（A+A）+AC（B+B）+AB（C+C） 4. 画出逻辑电路图 F = AB + BC + AC ＆ ≥1 A B C F 上页 下页 返回 翻页

9 3.3 常用组合逻辑电路 3.3.1 加法器 第3章 一. 半加器：只求本位相加，不计低位进位 A B S C 0 0 0 0
3.3 常用组合逻辑电路 加法器 一. 半加器：只求本位相加，不计低位进位 半加器逻辑状态表 ( A.B:两个相加位； S：半加和 C：进位数； ） A B S C 2. 逻辑关系式： S = A B + A B = A B C = A B = A B 翻页 上页 下页 返回

10 3.逻辑图 “与非” 门实现 “异或”门 实现 半加器符号 第3章 S = A B + A B = A B C = A B = A B A
＆ 1 C “与非” 门实现 “异或”门 实现 半加器符号 A B S C = 1 & A B S C ∑ C0 上页 下页 返回 翻页

11 二. 全加器：本位相加，并计低位进位 第3章 全加器的逻辑状态表：
（An，Bn：两个相加位；Cn －1 ：低位来的进位数； Sn：全加和 Cn：进位数； ） An Bn Cn Sn Cn 翻页 上页 下页 返回

12 2.逻辑式 AnBnCn-1 Sn = AnBnCn-1 + AnBnCn-1 + AnBnCn-1 AnBnCn-1 + Cn = 第3章
An Bn Cn Sn Cn 翻页 上页 下页 返回

13 3.化简 = = = = = = 证明： = = = = AnBnCn-1 + Sn AnBn Cn-1 （ + ） + Cn-1 （
第3章 3.化简 AnBnCn-1 + Sn = = AnBn Cn-1 （ + ） + Cn-1 （ AnBn AnBn） = S Cn-1 + = S Cn-1 S = AnBn + 令： ， AnBn + S = 则： 证明： S = AnBn + AnBn = （ = An + Bn ） + = An AnBn Bn AnBn = + 翻页 上页 下页 返回

14 = = = S AnBn + S Cn-1 + Sn Cn-1 S + AnBn Cn AnBnCn-1 + Cn = = （ An Bn
第3章 S = AnBn + = S Cn-1 + Sn Cn-1 = S + AnBn Cn AnBnCn-1 + Cn = = Cn-1 （ An Bn + ） + AnBn （ Cn-1 ） = Cn-1 （ An Bn + ） + AnBn Cn-1 = S + AnBn 翻页 上页 下页 返回

15 4. 全加器逻辑图 = 3. 全加器符号 Cn-1 S + AnBn Cn Sn 设：An = 1，Bn = 1
第3章 4. 全加器逻辑图 Cn-1 = S + AnBn Cn Sn An Bn Cn-1 Sn Cn ∑ ≥1 C0 1 1 S SCn-1 1 设：An = 1，Bn = 1 Cn-1 = 1 C 1 C= An Bn 则：Sn = 1 Cn = 1 An Bn Cn-1 Sn Cn ∑ CI C0 3. 全加器符号 翻页 上页 下页 返回

16 第3章 [例题3.3.1] 实现两个四位二进制数的加法运算。 A —1101；B—1011 用四个全加器组成串联电路 C3 A3 B3 S3
∑ C0 CI C1 C2 C0 1 1 =1 =0 =1 =0 =1 =0 =1 （A） （B） （S） 特点：串行进位；运算速度慢；电路简单； 加法运算电路是微型机CPU中一个关键部件 翻页 上页 下页 返回

17 3.3.2 编码器、译码器及数字显示 1.编码器： 编码就是用二进制代码来表示一个给定的十进 第3章
编码器、译码器及数字显示 1.编码器： 编码就是用二进制代码来表示一个给定的十进 制数或字符。完成这一功能的逻辑电路称为编码器 。 1. 确定二进制代码位数：n位二进制有2 个代码 n 编码过程 2.列编码表 3.由编码表写逻辑式 4.画逻辑图 翻页 上页 下页 返回

18 二——十进制编码器 第3章 ～ 二进制代码位数：四位 编码表： 8421 BCD码编码表： 输出 输入 逻辑式： 翻页 上页 下页 返回
十进制数 Y Y Y Y0 0（I0） 1（I1） 2（I2） 3（I3） 4（I4） 5（I5） 6（I6） 7（I7） 8（I8） 9（I9） 逻辑式： Y3= I8 + I9 = I8 I9 Y2= I4+I5+I6+I7 = I4 I5 I6 I7 Y1= I2+I3+I6+I7 = I2 I3 I6 I7 Y0= I1+I3+I5+I7+I9 = I1 I3 I5 I7 I9 翻页 上页 下页 返回

19 逻辑图 第3章 +5V 设：输入为4 则：Y3 Y2 Y1 Y0 设：输入为9 则：Y3 Y2 Y1 Y0 翻页 上页 下页 返回 1 1
1kΩ×10 1 设：输入为4 1 Y3 ＆ Y2 则：Y3 Y2 Y1 Y0 为 0100 ＆ Y1 ＆ Y0 设：输入为9 ＆ I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 则：Y3 Y2 Y1 Y0 为 1001 S9 S0 S1 S3 S5 S7 S8 S2 S4 S6 1 3 5 7 9 2 4 6 8 翻页 上页 下页 返回

20 2. 译码器 二进制译码器： 2线——4线译码器 （ 2/4 译码器） 3线——8线译码器 （ 3/8 译码器） 4线——16线译码器
第3章 2. 译码器 译码器也称解码器。它是编码的逆过程。 二进制译码器： 2线——4线译码器 （ 2/4 译码器） （ 3/8 译码器） 3线——8线译码器 4线——16线译码器 （ 4/16 译码器） 译码过程 1. 列出译码器的状态表 2.由状态表写出逻辑式 3.画出逻辑图 翻页 上页 下页 返回

21 3/8 译码器状态表 = = 第3章 输 入 输 出 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 译码 器逻 辑式： Y0 ABC Y1
输 入 输 出 A B C Y Y Y Y Y Y Y Y7 译码 器逻 辑式： Y0 = ABC Y1 Y2 = ABC Y3 Y4 Y5 Y6 Y7 上页 下页 返回 翻页

22 3/8 译码器逻辑图 第3章 A B C 注：输出低电平有效 翻页 上页 下页 返回 1 Y3 Y0 Y1 Y2 Y4 Y5 Y6 Y7 1
Y3 Y0 Y1 Y2 Y4 Y5 Y6 Y7 ＆ ＆ ＆ ＆ ＆ ＆ ＆ ＆ A 1 A 1 B B C C 1 1 1 1 1 A B C 注：输出低电平有效 翻页 上页 下页 返回

23 3.数字显示 第3章 两种接法 半导体数码管 a b c d e f g h 共阴极接法 + a b c d e f g h ～ 共阳极接法
由八个发光二极管封装而成 工作电压： V 工作电流：几毫安 几十毫安 ～ 共阳极接法 上页 下页 返回 翻页

24 七段显示译码器 第3章 CT 74LS 247译码器 逻辑状态表 输入 输出 LT RBI BI 的作用 翻页 上页 下页 返回 +UCC
g a c 输入 输出 f b d e 显示 16 15 14 13 12 11 10 9 A3 A2 A1 A a b c d e f g 1 2 3 4 5 6 7 8 A1 A2 LT BI RBI A3 A0 GND 试灯输入端 灭0输入端 灭灯输入端 LT RBI BI 的作用 LT RBI BI 作用 显示 × 试灯 × × 灭灯 全灭 灭0 灭0 翻页 上页 下页 返回

25 试灯 显示0 全灭 灭 0 显示1 七段译码器与数码管的连接图 来自计数器 第3章 A3 A2 A1 A0 +5V 1 1 1 1 1 1
CT74LS247 A3 A2 A1 A0 +5V LT BI a b d e f g c RBI 试灯 显示0 全灭 灭 0 显示1 RBI LT a b c d e f g 1 来自计数器 1 1 1 1 1 限流电阻 本节结束 上页 下页 返回