计算机组成原理 第三讲 计算机科学与技术学院 舒燕君

1.2 (4)主机完成一条指令的过程 以存数指令为例 CPU 存储体 主存储器 PC IR 5 6 2 7 3 9 1 4 8 CU 控制 单元 主存储器 MDR MAR 存储体 CPU PC 控制器 IR … 运算器 MQ ACC ALU X I/O 设 备 5 6 2 7 3 9 1 4 8

1.2 (5) ax2 + bx + c 程序的运行过程 将程序通过输入设备送至计算机 程序首地址 PC 启动程序运行 取指令 PC MAR MDR IR ,(PC )+ 1 PC 分析指令 OP(IR) CU 执行指令 Ad(IR) MAR M MDR ACC … 打印结果 停机

1.3 计算机硬件的主要技术指标 1.机器字长 = fi ti TM ∑ 2.运算速度 MIPS CPI FLOPS CPU 一次能处理数据的位数 与 CPU 中的 寄存器位数 有关 1.机器字长 主频 = n i =1 fi ti TM ∑ 吉普森法 2.运算速度 每秒执行百万条指令 MIPS 执行一条指令所需时钟周期数 CPI 每秒浮点运算次数 FLOPS

1.3 3.存储容量 主存容量 辅存容量 存放二进制信息的总位数 存储单元个数 × 存储字长 如 MAR MDR 容量 10 8 16 32 10 8 16 32 1 K × 8位 64 K × 32位 主存容量 1K = 210 字节数 213 = 1 KB 如 1B = 23b 221 = 256 KB 辅存容量 字节数 80 GB 1GB = 230B

1.4 本书结构 I/O CPU 第４篇 CU ALU CU 存储器 系统总线 寄存器 排队 逻辑 寄存器 和解码器 控制 存储器 计算机 内部互连 ALU CU 寄存器 中央处理器 寄存器 和解码器 控制单元 排队 逻辑 控制 存储器

第１章 计算机系统概论 第２章 计算机的发展及应用 第３章 系统总线 第４章 存储器 第５章 输入输出系统 第６章 计算机的运算方法 第７章 指令系统 第８章 CPU 的结构和功能 第９章 控制单元的功能 第10章 控制单元的设计

第２章 计算机的发展及应用 2.1 计算机的发展史 2.2 计算机的应用 2.3 计算机的展望

2.1 硬件技术对计算机更新换代的影响 100 000 000 超大规模 集成电路 1978－现在 五 10 000 000 大规模 　五 10 000 000 大规模 1972－1977 1 000 000 中小规模 1965－1971 200 000 晶体管 1958－1964 40 000 电子管 1946－1957 速度 /（次/秒） 硬件技术 时间 代 三 四 二 一

2.1 二、微型计算机的出现和发展 微处理器芯片 1971年 存储器芯片 1970年 256位 1K位 16K位 64K位 256K位 1M位 16M位 64M位 4K位 4M位 8位 16位 32位 64位 4位（4004）

2.1 Moore 定律 Intel 公司的缔造者之一 Gordon Moore 提出 微芯片上集成的 晶体管数目每三年翻两番

第１章 计算机系统概论 第２章 计算机的发展及应用 第３章 系统总线 第４章 存储器 第５章 输入输出系统 第６章 计算机的运算方法 第７章 指令系统 第８章 CPU 的结构和功能 第９章 控制单元的功能 第10章 控制单元的设计

第３章 系统总线 3.1 总线的基本概念 3.2 总线的分类 3.3 总线特性及性能指标 3.4 总线结构 3.5 总线控制

3.1 总线的基本概念 一、为什么要用总线 二、什么是总线 三、总线上信息的传送 总线是连接各个部件的信息传输线， 3.1 总线的基本概念 一、为什么要用总线 二、什么是总线 总线是连接各个部件的信息传输线， 是 各个部件共享的传输介质 三、总线上信息的传送 串行 并行

3.1 四、总线结构的计算机举例 1. 面向 CPU 的双总线结构框图 I/O总线 M 总 线 I/O CPU 主存 I/O接口 设备1 中央处理器 CPU 主存 I/O接口 I/O 设备1 设备2 … 设备n M 总 线

3.1 2. 单总线结构框图 单总线（系统总线） CPU 主存 I/O接口 I/O 设备1 设备2 … 设备n

3.1 3. 以存储器为中心的双总线结构框图 系统总线 CPU I/O接口 I/O 设备1 … 设备n 主存 存储总线

3.2 总线的分类 1.片内总线 2.系统总线 芯片内部 的总线 计算机各部件之间 的信息传输线 数据总线 地址总线 控制总线 双向 与机器字长、存储字长有关 单向 与存储地址、 I/O地址有关 有出 有入 存储器读、存储器写 总线允许、中断确认 中断请求、总线请求

3.2 3.通信总线 传输方式 用于 计算机系统之间 或 计算机系统 与其他系统（如控制仪表、移动通信等） 之间的通信 串行通信总线 并行通信总线

3.3 总线特性及性能指标 一、总线物理实现 主存 插板 I/O 插板 CPU 插板 BUS 主板

3.3 二、总线特性 1. 机械特性 2. 电气特性 3. 功能特性 4. 时间特性 尺寸、形状、管脚数 及 排列顺序 尺寸、形状、管脚数　及　排列顺序 传输方向 和有效的 电平 范围 地址 数据 控制 每根传输线的 功能 信号的 时序 关系

3.3 三、总线的性能指标 1. 总线宽度 2. 总线带宽 3. 时钟同步/异步 4. 总线复用 5. 信号线数 6. 总线控制方式 7. 其他指标 数据线 的根数 每秒传输的最大字节数（MBps） 同步、不同步 地址线 与 数据线 复用 地址线、数据线和控制线的 总和 并发、自动、仲裁、逻辑、计数 负载能力

3.3 四、总线标准 标 准 界 面 模块 模块 总 线 标 准 系统 系统 ISA EISA VESA(LV-BUS) PCI AGP RS-232 USB 模块 模块 总 线 标 准 系统 系统 I/O总线的功能就是扩展机器，连接新型的外设。

3.3 四、总线标准 总线标准 数据线 总线时钟 带宽 ISA 16 8 MHz（独立） 16 MBps EISA 32 33 MBps VESA (VL-BUS) 33 MHz（CPU） 133 MBps PCI 64 33 MHz（独立） 66 MHz（独立） 132 MBps 528 MBps AGP 66.7 MHz（独立） 133 MHz（独立） 266 MBps 533 MBps RS-232 串行通信 数据终端设备（计算机）和数据通信设备（调制解调器）之间的标准接口 USB 串行接口 普通无屏蔽双绞线 带屏蔽双绞线 最高 1.5 Mbps (USB1.0) 12 Mbps (USB1.0) 480 Mbps (USB2.0)

3.4 总线结构 一、单总线结构 单总线（系统总线） CPU 主存 I/O接口 I/O 设备1 设备2 … 设备n

3.4 二、多总线结构 1. 双总线结构 主存总线 I/O总线 I/O接口 设备n … 设备0 CPU 主存 通道 具有特殊功能的处理器，

3.4 2. 三总线结构 主存总线 DMA总线 I/O总线 CPU 主存 设备1 设备n 高速外设 I/O接口 …

3.4 3. 三总线结构的又一形式 局部总线 系统总线 扩展总线 局域网 CPU Cache 扩展总线接口 Modem 串行接口 SCSI 局部I/O控制器 主存

3.4 4. 四总线结构 主存 系统总线 局部总线 高速总线 扩展总线 多媒体 Modem 扩展总线接口 局域网 SCSI CPU 串行接口 FAX 系统总线 局部总线 高速总线 扩展总线 图形 Cache/桥

3.4 三、总线结构举例 1. 传统微型机总线结构 系统总线 ISA、EISA … 存储器 SCSI Ⅱ 控制器 主存控制器 标准总线控制器 1. 传统微型机总线结构 存储器 SCSI Ⅱ 控制器 主存控制器 ISA、EISA 8 MHz的16位数据通路 标准总线控制器 33 MHz的32位数据通路 系统总线 多媒体 高速局域网 高性能图形 CPU … Modem

3.4 2. VL-BUS局部总线结构 系统总线 … ISA、EISA 多媒体 高速局域网 高性能图形 图文传真 标准总线 控制器 CPU 33 MHz的32位数据通路 系统总线 ISA、EISA 多媒体 高速局域网 高性能图形 图文传真 8 MHz的16位数据通路 标准总线 控制器 CPU 主存控制器 存储器 局部总线 SCSIⅡ VL BUS … Modem

3.4 3. PCI 总线结构 系统总线 PCI 桥 PCI 总线 CPU 多媒体 高速局域网 高性能图形 图文传真 ISA、EISA 33 MHz的32位数据通路 8 MHz的16位数据通路 ISA、EISA 标准总线 控制器 SCSIⅡ 存储器 Modem

3.4 4. 多层 PCI 总线结构 PCI总线2 存储器 桥0 桥4 PCI设备 桥5 总线桥 桥3 桥1 设备 桥2 第一级桥 第二级桥 第三级桥 PCI总线4 PCI总线5 PCI总线3 PCI总线1 PCI总线0 存储器总线 标准总线 CPU

3.5 总线控制 一、总线判优控制 1. 基本概念 主设备(模块) 对总线有 控制权 从设备(模块) 响应 从主设备发来的总线命令 3.5 总线控制 一、总线判优控制 1. 基本概念 主设备(模块) 对总线有 控制权 从设备(模块) 响应 从主设备发来的总线命令 链式查询 集中式 计数器定时查询 总线判优控制 独立请求方式 分布式

3.5 2. 链式查询方式 总 线 控 制 部 件 … I/O接口0 BS BR I/O接口1 I/O接口n BG 数据线 地址线

3.5 3. 计数器定时查询方式 总 线 控 制 部 件 1 … BS －总线忙 BR－总线请求 I/O接口0 BS BR I/O接口1 数据线 地址线 I/O接口0 … BS BR I/O接口1 I/O接口n 设备地址 设备地址 计数器 1 I/O接口1

3.5 4. 独立请求方式 总 线 控 制 部 件 … I/O接口0 I/O接口1 I/O接口n 数据线 地址线 BG－总线同意 BR0 BG0 BR1 BG1 BRn BGn BG－总线同意 BR－总线请求 排队器 排队器