第七讲 数字集成电路及应用 4.5.1 集成编码器 编码器的逻辑功能是将加在电路若干个输入端中的某一个输入端的信号变换成相应的一组二进制代码输出。常用的编码器集成电路有8/3线优先编码器和10/4线优先编码器等器件。 图4.5.1(a)是8/3线优先编码器74LS148的管脚排列图。I0~I7是输入信号输入端,输入8个信号,低电平有效。C、B、A为三输出端,可组成8组二进制码输出,且为反码输出。在I0~I7输入端中,优先权排列顺序为I7(最高)……I0(最低)。74LS148编码器的真值表如表4-1所示。

Slides:



Advertisements
Similar presentations
( 3-1 ) 电子技术 数字电路部分 第三章 组合逻辑电路 ( 3-2 ) 第三章 组合逻辑电路 § 3.1 概述 § 3.2 组合逻辑电路分析 § 3.3 利用小规模集成电路设计组合电路 § 3.4 几种常用的中规模组件 § 3.5 利用中规模组件设计组合电路.
Advertisements

假设D3、D2、D1、D0全为1,则BS3、BS2、BS1、BS0全部与“1”端相连。根据电流定律,有:
第三章 组合逻辑电路.
数字逻辑设计实验 2011 春季学期.
第六章 采用中、大规模集成电路 的逻辑设计.
实验四 利用中规模芯片设计时序电路(二).
第五章 时序逻辑电路 陶文海. 第五章 时序逻辑电路 陶文海 5.1 概述 时序逻辑电路由组合电路和存储电路两部分构成。 5.1 概述 时序逻辑电路由组合电路和存储电路两部分构成。 按触发脉冲输入方式的不同, 时序电路可分为同步时序电路和异步时序电路。同步时序电路是指各触发器状态的变化受同一个时钟脉冲控制;而在异步时序电路中,各触发器状态的变化不受同一个时钟脉冲控制。
5.4 顺序脉冲发生器、 三态逻辑和微机总线接口 顺序脉冲发生器 顺序脉冲 计数型 分类 移位型.
——环形脉冲分配器与循环彩灯控制器的制作
第8章 组合逻辑电路 8.1 概述 8.2 组合逻辑电路的分析 8.3 组合逻辑电路的设计 8.4 编码器 编码的概念
第16章 门电路与组合逻辑电路.
组合逻辑2 Combinational Logic
第三章 组合逻辑电路 3.1 组合逻辑电路的特点和任务 3.2 组合逻辑电路的分析和设计 3.3 常用组合逻辑电路 第3章 翻页 上页 下页
窗户 门 讲台.
编码器和译码器. 编码器和译码器 实验目的 熟悉中规模集成电路编码器、译码器的工作原理和逻辑功能 掌握编码器、译码器的级联方法,了解编码器、译码器的应用.
第四章 组合逻辑电路 本章的重点: 1.组合逻辑电路在电路结构和逻辑功能上的特点; 2.组合逻辑电路的设计方法; 3.常用中规模集成组合电路器件的应用; 本章的难点: 这一章没有可以算得上是难点的内容。书中给出的所有逻辑电路都不需要记忆,能读懂就行。 4.
EE141 脉冲电路3 刘鹏 浙江大学信息与电子工程学院 May 25, 2017.
时序电路 计数器分析及设计 刘鹏 浙江大学信息与电子工程学院 April 10, 2018 EE141
时序电路 计数器分析及设计 刘鹏 浙江大学信息与电子工程学院 March 31, 2016 EE141
时序逻辑电路 -分析.
第五章 常用时序集成电路及其应用 第一节 计数器 第二节 寄存器 第三节 序列码发生器 第四节 时序模块的应用 小结.
第4章 第4章 触发器和时序逻辑电路 4.1 触发器 4.2 时序逻辑电路 *4.3 应用举例 上页 下页 返回.
组合逻辑2 Combinational Logic
数字电子技术实验.
第7章 模/数和数/模转换电路 7.1 模/数转换电路 7.2 数/模转换电路.
第12章 模拟量和数字量的转换 12.1 D/A转换器 12.2 A/D转换器.
 与非门参数测试与组合逻辑电路设计  集成触发器  计数、译码、显示电路
译码器及其应用 知识回顾 模拟信号与数字信号 电子电路中的信号 模拟信号 数字信号 幅度随时间连续变化 的信号
3.3.3 显示译码器 返回   在数字测量仪表和各种数字系统中,都需要将数字量直观地显示出来,一方面供人们直接读取测量和运算的结果,另一方面用于监视数字系统的工作情况。   数字显示电路是数字设备不可缺少的部分。数字显示电路通常由显示译码器、驱动器和显示器等部分组成,如图3-12所示。 2019/1/2.
4.2.3 数据选择器 功能:在输入的地址代码指定下从输入的一组数据中选出一个送到输出端。
实验四 组合逻辑电路的设计与测试 一.实验目的 1.掌握组合逻辑电路的设计 方法 2.学会对组合逻辑电路的测 试方法.
EE141 脉冲电路3 刘鹏 浙江大学信息与电子工程学院 May 29, 2018.
时序逻辑电路实验 一、 实验目的 1.熟悉集成计数器的功能和使用方法; 2.利用集成计数器设计任意进制计数器。 二、实验原理
实验七 计数器及其应用 一.实验目的 1.掌握中规模集成计数器的使用方法和功能测试方法 2. 运用集成计数器构成任意模值计数器
CPU结构和功能.
14.2 时序逻辑电路的分析 概述 时序逻辑电路是由存储电路和组合逻辑电路共同组成的,它的输出状态不仅与输入有关,还与电路的过去状态有关,即具有存储功能。 输入信号 输出信号 输出方程 驱动方程 描述时序逻辑电路的三个方程 状态方程 存储电路的输入信号 时序逻辑电路构成框图 存储电路的输出信号.
电子技术基础.
8.4 ADC0809接口电路及程序设计.
第四章 MCS-51定时器/计数器 一、定时器结构 1.定时器结构框图
数字电子技术 Digital Electronics Technology
集成运算放大器 CF101 CF702 CF709 CF741 CF748 CF324 CF358 OP07 CF3130 CF347
第2章 单片机系统电路基础 本章简要地阐述最主要的数学知识及计算机中最基本的单元电路。本章的内容是必要的入门知识,是以后各章的基础。对于已掌握这些知识的读者,本章将起到复习和系统化的作用。
时序逻辑电路 -分析.
组合逻辑电路 ——中规模组合逻辑集成电路.
中等职业学校教学用书(电子技术专业) 《电工与电子技术基础》 任课教师:李凤琴 李鹏.
实验三 16位算术逻辑运算实验 不带进位控制的算术运算 置AR=1: 设置开关CN 1 不带进位 0 带进位运算;
第 13 章 触发器和时序逻辑电路 13.1 双稳态触发器 13.2 寄存器 13.3 计数器 定时器及其应用.
实验六 基本RS和D触发器的应用.
实验六 触发器逻辑功能测试 一、实验目的 二、实验仪器 1、熟悉并掌握RS、D、JK触发器的构成、工作原理和 功能测试方法。
长春理工大学 电工电子实验教学中心 数字电路实验 数字电路实验室.
实验二 带进位控制8位算术逻辑运算实验 带进位控制8位算术逻辑运算: ① 带进位运算 ② 保存运算后产生进位
MAX——PLUSⅡ 图形化程序设计 ——数字电子钟的设计 (二十四小时六十分钟六十秒)
《数字电子技术基础》(第五版)教学课件 清华大学 阎石 王红
实验五 MSI组合逻辑功 能部件的应用与测试
集成与非门在脉冲电路中的应用 实验目的 1. 了解集成与非门在脉冲电路中 的某些应用及其原理。 2. 学习用示波器观测波形参数与
实验五 数据选择和译码显示 -1.
数字电路实验 实验七 计数器功能测试及应用 主讲教师:周婷.
现代电子技术实验 同步计数器及其应用研究 实验目的 实验原理 实验内容 注意事项.
汽车单片机应用技术 学习情景1: 汽车空调系统的单片机控制 主讲:向楠.
信号发生电路 -非正弦波发生电路.
第八章 常用组合逻辑器件及应用 8.1 编码器 把二进制码按一定规律编排,使每组代码具有一特定的含义,称为编码。
电子技术基础.
电工电子技术实验 电工电子教学部.
第12章 555定时器及其应用 一. 555定时器的结构及工作原理 1. 分压器:由三个等值电阻构成
第九章 存储器和可编程逻辑器件 本章主要内容 半导体存储器 只读存储器 随机存取存储器 存储器容量的扩展 可编程逻辑器件
工业机器人入门使用教程 ESTUN机器人 主讲人:李老师
第二章 集成门电路 2.1 概述 2.2 TTL 门电路 2.3 CMOS 门电路 2.4 各种集成逻辑们的性 能比较 第2章 上页 下页
第 10 章 运算放大器 10.1 运算放大器简单介绍 10.2 放大电路中的负反馈 10.3 运算放大器在信号运算方面的应用
9.6.2 互补对称放大电路 1. 无输出变压器(OTL)的互补对称放大电路 +UCC
数字电子技术基础 信息科学与工程学院·基础电子教研室.
Presentation transcript:

第七讲 数字集成电路及应用 4.5.1 集成编码器 编码器的逻辑功能是将加在电路若干个输入端中的某一个输入端的信号变换成相应的一组二进制代码输出。常用的编码器集成电路有8/3线优先编码器和10/4线优先编码器等器件。 图4.5.1(a)是8/3线优先编码器74LS148的管脚排列图。I0~I7是输入信号输入端,输入8个信号,低电平有效。C、B、A为三输出端,可组成8组二进制码输出,且为反码输出。在I0~I7输入端中,优先权排列顺序为I7(最高)……I0(最低)。74LS148编码器的真值表如表4-1所示。 图4.5.1(b)是10/4线优先编码器74LS147的管脚排列图。该器件无使能控制端。它有9根输入线I1~I9,4根输出线DCBA,编码优先权顺序为I9(最高)……I1(最低),输入为低电平有效,输出为反码输出。74LS147编码器的真值表如表4-2。 退出

4.5.2 集成译码器 译码是编码的相反过程,译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二—十进制译码器和BCD—7段译码器。 退出

74LS138是一种常用的二进制译码器。有3个输入端A、B、C接受二进制编码,输出端Y0~Y7共8条译码输出线。74LS138的管脚排列图如图4.5.2(a)所示。其真值表见表4-3所示。另外74LS137是具有地址锁存功能的3/8译码器,与74LS138相比,仅4号管脚不同,在74LS137中,该脚为锁存控制 端。当 =0时,所有的功能与74LS138相同。 退出

退出 4.5.3 集成数据选择器 74LS48可直接驱动共阴极LED数码管而不需外接限流电阻。 74LS46/47的管脚排列与74LS48完全相同,所不同的是输出a~g为反码输出,且输出端为集电极开路形式,可用于驱动共阳极7段LED数码管。 CD4511也是一种BCD-7段显示译码器,它属于CMOS器件,高电平输出电流可达25mA。其管脚排列见图4.5.2(d)所示。真值表如表4-6所示。该器件用于驱动共阴极7段LED数码管。 4.5.3 集成数据选择器 数据选择器是一种能从多路平行输入数据中,任选一路作为输出信号的电路。但只能传送数字信号,不能传送模拟信号。这种器件在微机系统、数字通讯设备使用较多。 退出

退出

4.5.4 集成数字运算电路 数字运算电路包括数字比较器、半加器、全加器、奇偶检测器等逻辑单元电路。下面简单介绍几种常用的数字运算 路。 74LS85和CD4585B是其功能相似的4位二进制码比较器。其管脚排列图分别见图 4.5.4(a)和图4.5.4(b)。功能表见表4-8。 退出

常用的全加器集成电路是74LS183,它是包含两个完全独立的全加器。可实现2位二进制数加法运算。管脚排列如图4. 5 常用的全加器集成电路是74LS183,它是包含两个完全独立的全加器。可实现2位二进制数加法运算。管脚排列如图4.5.5(a)所示。74LS283则是一个四位二进制加法器,可实现4位二进制数的加法运算。其管脚排列如图4.5.5(b)所示。 退出

退出 4.6 中规模时序逻辑集成电路 4.6.1 集成触发器和锁存器 4.6 中规模时序逻辑集成电路 4.6.1 集成触发器和锁存器 常用负边沿集成J-K触发器有74LS76、74LS112、74LS114等,常用的集成正边沿J-K触发器有74LS109、CD4027等。它们都是在一片芯片内包含了两个相同且独立的J-K触发器。它们不仅包含CP、J、K信号输入端,而且还具有复位、置位功能。他们的管脚排列和功能表,不作详细讨论。D触发器也是一种常用的双稳态电路,常用的集成D触发器有74LS74、CD4013等。74LS74和CD4013的不同是“复位”和“置数”所要求的信号电平高低不同,它们每片都包含两个独立的D触发器。管脚排列见图4.6.1(a)和4.6.1(b)所示。 退出

锁存器有无输出控制信号和带输出控制信号两种类型。无输出控制信号的D锁存器有74LS77、74LS75、74LS375等,它们的功能是当输入控制端G为高电平时,D锁存器中的门是打开的,输入数据D通过门传输到输出Q端;当G为低电平时,门是关闭的,输出数据Q保持上次输入的数据,即为锁存状态。象这类锁存器又称“透明锁存器”。 退出

带输出控制信号的锁存器常用的有74LS373、74HC573、74HC563等。它们的数据输出端是三态输出。 退出

4.6.2 集成移位寄存器 移位寄存器是暂时记忆数据的“寄存器”,其特征是具有将数据向左或向右移动的功能。移位寄存器有各种形式。按存数据的位数有4位、8位等,按“输入/输出数据”形式有“串入/串出”、“串入/并出”、“并入/串出”、“并入/并入”等。 退出

4.6.3 集成计数器 计数器具有累积计数脉冲的功能。它是数字电路系统中一个十分重要的逻辑部件,目前生产厂家已制造出了具有不同功能的集成计数芯片,各种计数器的不同点主要表现在计数方式(同步计数或异步计数)、输出编码形式(自然二进制码、BCD编码、时序分配输出)、计数规律(加法计数或可逆计数)、预置方式(同步预置或异步预置)以及复位方式(同步复位或异步复位)等六个方面。下面将简单介绍几种常用的集成计数器。 二进制计数器。常用多级异步二进制计数器有CD4020、CD4024、CD4040及CD4060。其中CD4024是7级串行二进制计数器,CD4040是12级计数器,CD4020及CD4060是14级串行二进制计数器 退出

十进制计数器的编码一般都是BCD码,常见的十进制加法计数器有74LS160、74LS162及CD4518等。74LS160和74LS162管脚排列和逻辑功能完全相同(与74LS161、74LS163管脚相同,但74LS161、74LS163是4位二进制计数器),所不同的是74LS160是异步清零,而74LS162是同步清零 可逆计数器。所谓“可逆计数器”是指该器件不仅能完成加法计数,而且也能实现减法计数。常见的可逆计数器有74LS190/74LS191和74LS192/74LS193等。其中74LS190/74LS191是单时钟同步加/减计数器,管脚排列完全相同,如图4.6.4(d)所示。所不同的是74LS190是十进制计数器,而74LS191是二进制计数器。 退出

退出

时序脉冲分配器。它的功能是在时钟脉冲的作用下,实现顺序脉冲产生功能,整个输出时序是Q0—Q1—Q2……Q7……依次出现与时钟同步的高电平,宽度等于时钟周期。这也属于计数器。常见的时序脉冲发生器有CD4017和CD4022两种,CD4017是十进制脉冲分配器,有Q0~Q9十个输出端;CD4022是八进制脉冲分配器,有Q0~Q7八个输出端。它们的管脚排列见图4.6.5(a)所示。 退出

4.7 常用集成模拟开关 退出 4.7.1单刀单掷型集成模拟开关 4.7 常用集成模拟开关 模拟开关是用于接通和断开模拟信号(也包括数字信号)的开关。它具有功耗低、速度快、体积小、无机械触点及使用寿命长等优点。故在电子电路中获得广泛应用 4.7.1单刀单掷型集成模拟开关 常用的集成器件是CD4066,该器件为通用4开关,内部包含4只独立的可控CMOS开关,其管脚排列如图4.7.1(a)所示。四只开关各有控制端C端和两个可互换的输入/输出端(I/O),当C=1(VCC)时,模拟开关导通;反之,模拟开关断开。 退出

4.7.2单刀双掷型集成模拟开关 CD4053是三组二选一双向模拟开关,其管脚排列图见图4.7.1(b)。图中X、Y、Z表示三个通道, A0、A1、A2分别是X、Y、Z通道的三个控制信号。例如,当A0=0时,K1开关与0X信号接通;当A0=1时,K1开关与1X信号接通。同理,A1、A2对K2、K3的控制作用也是一样。INH是禁止端,当INH=1时,三组模拟开关全部断开。 退出

4.8 集成单稳态触发器 退出 4.7.3单刀多掷型集成模拟开关 另外,该器件有三个电源端子,其中VCC是正电源端,VEE是模拟地,VSS是数字地。例如当VCC=5V,VSS=0V,VEE= -5V时,可用0~5V的数字信号控制幅值为±5V的模拟信号的传输。 4.7.3单刀多掷型集成模拟开关 此类器件常用的有CD4052、CD4051、CD4067等。CD4052是双四选一模拟开关;CD4051是八选一模拟开关;CD4067是十六选一模拟开关。它们的基本功能是一样的,均包含有地址输入端、禁止端、多路信号输入端、公共通道信号输出端等。它们均是双向开关。 4.8 集成单稳态触发器 在数字电路控制系统中,有时需要定时、延时、脉冲展宽等操作,专用于完成这种功能的集成电路,就是“集成单稳态触发器”。目前常用的集成器件有74LS121、74LS122、74LS123、CD4538及CD4098等,它们使用非常方便简单,只需外接一只电容和电阻即可得到输出所需宽度的脉冲。 退出

4.8.1集成可重复触发单稳态触发器 常用的集成器件有CD4538和74LS123,它们都是双单稳态触发器。其管脚排列图如图4.8.2(a)所示,它们的功能表见表4-16和表4-17 退出

退出 CD4538是精密型单稳态触发器,在整个允许工作的温度范围内,相对脉冲输出宽度的误差仅在±0.5%以内。输出脉宽计算公式为: 可用于10ms~数秒以上的定时。外接定时元件参数范围是:CX≥0(无明确上限值)一般上限实用范围可达数十mF;RX≥5kΩ。电路定时元件RX、CX的接法如图4.8.3。 退出

4.9 集成D/A和A/D转换器 退出 4.9.1集成D/A转换器 输出脉冲的计算公式为: 1. 10位D/A转换器AD7520 AD7520 D/A转换器内部不带输入锁存器,无参考电压及电压输出电路。这种芯片在应用时,不能直接和微处理器的数据总线相连,必须通过具有输出锁存功能的I/O口和锁存器相连。 退出

AD7520是一种廉价的D/A转换芯片,内部由CMOS电流开关和T形电阻网络构成,其电路结构如图4. 9 AD7520是一种廉价的D/A转换芯片,内部由CMOS电流开关和T形电阻网络构成,其电路结构如图4.9.1(a)所示,该芯片的管脚排列如图4.9.1(b)所示。图中D9~D0为数据输入端;VCC为主电源输入端(5~15V);VREF为参考电压输入端(-10V~+10V);RF为反馈输入端;GND为数字地;Iout1、Iout2为电流输出端。由于AD7520本身带负载能力弱,因此其输出必须通过运算放大器将Iout1和Iout2转换成相应的电压输出,单极工作方式基本连接见图4.9.2。输出电压为: 退出

退出