Chapter 6 金氧半場效電晶體及相關元件 金氧半二極體、電晶體及其電性討論

MOSFET 為一四端元件，。 由一個MOS二極體與兩個相鄰的pn接面所構成。 為積體電路中最重要的電路元件，因為比起相同功能的BJT（雙極性電晶體）： 面積小，可增加積體電路密度。 製程步驟較少，製造成本較低。 製成CMOS (NMOS + PMOS)，功率消耗更低。

6.1 MOS二極體 為MOSFET的核心部分：由上往下之材料分別為金屬、氧化層及半導體。 通常Si底材是接地的，故金屬對於歐姆接面為 氧化層的厚度 通常Si底材是接地的，故金屬對於歐姆接面為 正偏壓時，V為正；反之，V為負。

6.1.1 The Ideal MOS Diode 理想的MOS二極體定義： 在沒有外加偏壓時（即熱平衡狀態），金屬功函數qm和半導體功函數qs的能量差為零，即功函數差qms等於零。 其中qB:為費米能階EF和本質費米能階Ei的能量差 qχ:半導體電子親和力 換句話說，當無外加偏壓，能帶是平的（稱為平帶狀態flat band condition)。

理想的MOS二極體能帶圖 閘極無偏壓時(V=0)的p-type半導體MOS二極體的能帶圖

理想的MOS二極體定義（續） 於任意偏壓下，二極體裡的電荷只有半導體電荷和靠近氧化層的金屬表面電荷兩種，二者的電量相同但極性相反。 在DC偏壓下，沒有載子流過氧化層，即氧化層的電阻是無限大。 綜合以上所述，可知理想的MOS二極體相當於一個平行板電容器的特性

非平衡狀態下之能帶圖（p型） 當偏壓不為零時，能帶圖兩側因下拉、上移會彎曲。 半導體的載子密度和能量差呈指數關係,如下式 能帶圖彎曲使EF與Ei的差改變，形成以下之情形： 聚積(accumulation): V < 0 空乏(depletion): V > 0 反轉(inversion): V > 0

非平衡狀態下之能帶圖（p型） V < 0，因於表面形成電洞堆積，故稱accumulation 電洞受電場影響上移 EF更靠近Ev，故電洞大增 於表面形成電洞堆積

非平衡狀態下之能帶圖（p型）（續） V > 0，因電洞遠離表面，故形成空乏區。 EF更遠離Ev，故電洞減少，剩下固定的受體離子 V越大，W越大。

非平衡狀態下之能帶圖（p型）（續） V >> 0時，EF遠離Ev且EF已超過Ei，此種情形為n型之能帶，故p型半導體表面之載子變為電子，稱為反轉。

非平衡狀態下之能帶圖（n型） V << 0時，EF遠離Ec且EF已超過Ei，此種情形為p型之能帶，故n型半導體表面之載子變為電洞。

非平衡狀態下之能帶圖（p型） Ψs〈0：電洞聚積 Ψs＝0：平帶狀況 ΨB〉Ψs〉0：電洞空乏 Ψs = ΨB：ns = np = ni 當表面電子濃度ns = Na時，稱為強反轉。 s：表面電位 bulk 由半導體電子濃度公式可得

空乏區寬度 在空乏與反轉狀態下都有空乏區。 同n+p接面之電荷、電場、電位分析，可知 當強反轉時，偏壓略有改變，電子 濃度會大量增加（指數函數關係）， 故空乏區電荷的改變不大，可說此 時空乏區寬度已達最大值。

空乏區寬度與摻雜濃度關係 摻雜濃度越高，空乏區寬度越小。

理想MOS曲線 沒有功函數差時，外加偏壓跨在氧化層及半導體上。 其中

理想MOS曲線（C-V圖） 聚積情形下，負偏壓加的越多，累積在半導體表面的電洞濃度增加，同時金屬層表面感應之負電荷也增加，電壓僅跨在氧化層上。 故MOS的單位面積電容只是氧化層電容： ……..為定值

理想MOS曲線（C-V圖） 空乏情形下，正偏壓加的越多，半導體空乏區寬度增加，同時金屬層表面感應之正電荷也增加。電壓跨在氧化層與空乏區上。 故相當於氧化層電容與半導體的接面電容串聯起來： V越大，空乏區寬度越大，Cj越小，C’(depl)越小

空乏情形下之CV圖 其中： 由式(9)、(13) 、(14) 、(15)，消去W可得： V越大，電容值會下降

理想MOS曲線（C-V圖）（續） 反轉情形下，電荷的變化受頻率的影響。在低頻情形下，正偏壓加的越多，半導體空乏區寬度不變(Wm)，固定受體離子不變，增加的是半導體表面的反轉電子濃度，同時金屬層表面感應之正電荷也增加。此時的外加電壓稱為臨界電壓：

理想MOS曲線（C-V圖）（低頻） 故MOS的單位面積電容只是氧化層電容： 剛剛反轉之點，反轉電子為零，空乏區寬度達最大值。

理想MOS曲線（C-V圖）（高頻） 高頻下的反轉情形，屬於少數載子的反轉電子無法及時反應，空乏區的寬度也無太明顯的變化，所以電容不會增加，維持在最低值。

理想MOS曲線（C-V圖）(n型半導體)

6.1.2 SiO2-Si MOS 二極體 電特性最接近理想MOS二極體。 與理想二極體最大差異：a.金屬電極與半導體之功函數差qms不為零；b.氧化層中或介面處有電荷存在。 所以熱平衡時的半導體區之能帶圖有彎曲，不為平帶情形(flat-band condition )。 ms與使半導體恢復平帶狀況之電壓（平帶電壓flat-band voltage)為所關心之量。

功函數差 功函數：真空能階與費米能階差 平衡狀態下（無偏壓），半導體能帶為彎曲的。

常用電極材料： 鋁：功函數為4.1e.v n+複晶矽：功函數為4.05e.v p+複晶矽：功函數為5.05e.v 功函數差和電極材料與基板摻雜濃度有關

平帶電壓（Flat-band voltage） 定義：使半導體區之能帶無彎曲所施加的閘極電壓。 加閘極電壓，跨於氧化層及半導體的表面電位會改變： 即半導體層內無電荷存在 即ms

氧化層電荷： 可區分為四種電荷: 1.介面捕獲電荷(Qit) 2.固定氧化物電荷(Qf) 3.氧化層陷住電荷(Qot) 4.可動離子電荷(Qm)

起因於Si-SiO2介面的不連續性及介面上的未飽和鍵。通常Qit的大小與介面化學成分有關。 ~介面陷住電荷Qit~ (interface trapped charge) 產生原因： 起因於Si-SiO2介面的不連續性及介面上的未飽和鍵。通常Qit的大小與介面化學成分有關。 改善方法： 於矽上以熱成長二氧化矽的MOS二極體使用低溫（約450℃）氫退火來中和大部分的介面陷住電荷，或選擇低阻陷的晶片（即(100)晶片）。

~固定氧化層電荷Qf~ (fixed oxide charge) 產生原因： 當氧化停止時，一些離子化的矽就留在介面處（約30Å處）。這些離子及矽表面上的不完全矽鍵結產生了正固定氧化層電荷Qf。 改善方法： 可藉由氧化製程的適當調整，或是回火(Annealing)來降低其影響力或是選擇較佳的晶格方向。

~氧化層陷住電荷Qot~ (oxide trapped charge) 產生原因： 主要是因為MOS操作時所產生的電子電洞被氧化層內的雜質或未飽和鍵所捕捉而陷入。 改善方法： 可利用低溫回火消除掉。

通常是鈉、鉀離子等鹼金屬雜質，在高溫和高正、負偏壓操作下可於氧化層內來回移動，並使得電容-電壓特性沿著電壓軸產生平移。 ~可移動離子電荷Qm~ (mobile ionic charge) 產生原因： 通常是鈉、鉀離子等鹼金屬雜質，在高溫和高正、負偏壓操作下可於氧化層內來回移動，並使得電容-電壓特性沿著電壓軸產生平移。 改善方法： 藉由在矽氧化製成進行時，於反應氣體進行時加入適量HCl，其中的Cl離子會中和SiO2層內的鹼金屬離子。

平帶電壓VFB（續） 當VG = VFB時，s = 0，故可得： 氧化層所跨電位可以下分析得知： 平衡狀態 平帶狀態 （假設無功函數差） Vox 平衡狀態 平帶狀態 平帶狀態下，假設氧化層電荷QO存在與半導體之界面處（即x0 = d），則可得： FB

平帶電壓VFB（續） 若氧化層中之電荷為任意分佈（一般情形），平帶電壓可表示為： 再考慮功函數差，並忽略界面陷阱電荷，平帶電壓會變為：

氧化層電荷對CV圖的影響 其中平帶電壓狀態介於聚積狀態與空乏狀態之間： 由平帶電壓公式可知：(Qo包括Qf、 Qot 、 Qm) Qo為正時，平帶電壓會比ms小 Qo為負時，平帶電壓會比ms大

氧化層電荷對CV圖的影響（續） 由平帶電壓的分析可知，當氧化層電荷為正時，CV圖會往左平移，且電荷越多，平移量越多；當氧化層電荷為負時，CV圖會往右平移。 Qo包括：固定氧化層電荷Qf、氧化層陷住電荷Qot 以及移動性離子電荷Qm。

界面電荷對CV圖的影響 表面週期性終止，有懸鍵產生，在禁制能帶會形成界面態階。 電荷可在半導體與界面態階之間流動，隨著偏壓之改變，界面態階與費米能階的相關位置不同，界面的淨電荷也會改變。 一般而言，在EFi上方的稱為受體態階，在EFi下方的稱為施體體態階。 施體態階：因費米能階在施體態階之上（填滿）時，為電中性；費米能階在施體態階之下（空的）時，為帶正電。 受體態階：因費米能階在受體態階之下（空的）時，為電中性；費米能階在施體態階之上（填滿）時，為帶負電。

界面電荷對CV圖的影響（續） 以p型半導體為例： 聚積狀態下（偏壓為負），受體態階都在費米能階之上，故為中性；但部分施體態階在費米能階之上，故為帶正電。 即聚積狀態下，界面淨電荷為正。 偏壓轉為正，當EF正好等於EFi時，受體態階都在費米能階之上，故為中性；施體態階都在費米能階之上，故也為中性。 即偏壓由負轉正時，正好有一個狀態（中間能隙），界面淨電荷為零。

界面電荷對CV圖的影響（續） 以p型半導體為例： 反轉狀態下（偏壓為更正），施體態階都在費米能階之下，故為中性；但部分受體態階在費米能階之下，故為帶負電。 即反轉狀態下，界面淨電荷為負。 綜合以上所述，閘極所加之偏壓由負變為正時，界面態階的淨電荷由正變到零再到負，故CV圖與理想結果比較，應該是部分右偏，部分左偏。

界面電荷對CV圖的影響（續） 界面電荷為正，故往左偏移 界面電荷為負，故往右偏移 和理想CV圖比較圖形變得更平滑

氧化層電荷與界面電荷影響之比較 氧化層電荷效應：圖形形狀不變，但平移。 界面電荷效應：圖形形狀改變，變得更平滑。

6.1.3 電荷耦合元件（CCD） 由一連串MOS二極體陣列構成，可做信號處理及影像感測。 Figure 6.13. Cross section of a three-phase charge-coupled device.4 (a) High voltage on ø2. (b) ø3 pulsed to a higher voltage for charge transfer.

6.2 MOS的基本原理 基本的 MOSFET結構 L：通道長度 Z：通道寬度 d：氧化層厚度 rj ：接面深度 閘極 源極 汲極 加適當的閘極電壓使得閘極下方產生反轉層，形成通道，連接源極與汲極區。源極為載子的來源，經過通道流向汲極。 當基板為p型時，載子為電子，故電流由汲極流向源極；當基板為n型時，載子為電洞，故電流由源極流向汲極。

6.2.1 基本特性 VG < VT，源極到汲極間好似二個背對背的pn接面，加一汲極電壓，只有微弱的逆向漏電流。 VG > VT，半導體表面產生反轉電子，只要加一點汲極電壓，可使電子由源極流向汲極，產生通道電流ID。 理想狀況下，閘極電壓只控制反轉電子的多寡，不會使電子通過氧化層至閘極端。 很小

平衡狀態：VG=0，VDS=0

產生反轉層 能帶圖維持水平

VG > 0，VDS=0

線性區 加VDS使得EFn與EFp分開，半導體表面附近的能帶圖彎曲更大，故空乏區寬度越大。

小的汲極電壓使得能帶圖變成好似斜坡，電子很容易由S到D，產生電流。

飽和區（Saturation region） 當VDS漸增，靠近汲極附近的氧化層所跨的電壓減少，產生反轉電荷的能帶彎曲減少，故反轉電子減少，ID-VDS圖的斜率漸減。 當汲極電壓增加至使跨於汲極端氧化層電壓恰等於VT，此時反轉電子密度為零（稱為夾止)，故ID-VDS圖的斜率變為零，即電流維持不變，達到飽和。 此時

飽和區（續） 當汲極電壓大於VDS(sat)反轉電荷為零的點往源極移動，此時電子注入空間電荷區，在藉由電場掃至汲極。 當VDS > VDS(sat)，p點的電壓仍為VDS(sat)，故ID維持不變。

MOSFET 理想條件 閘極構造為理想MOS二極體，即沒有介面陷阱、固定氧化物電荷或功函數差。 只考慮漂移電流。 反轉層的載子移動率為定值（電場不會太大）。 摻入雜質於通道內均勻分布。 反向漏電流可忽略。 通道橫向電場 ( 閘極電壓造成，在x方向的εx，和電流垂直) 遠大於縱向電場 (汲極電壓所產生，在y方向的εy，和電流平行)。

電流電壓關係式……漸變通道近似法 因只考慮漂移電流，故以歐姆定律來求電流電壓關係。 於基本片斷dy範圍內 （在dy範圍內的通道電導） 其中

電流電壓關係式（續） 將歐姆定律關係式由y = 0，V = 0積分到y = L，V = VD可求得ID關係式： for 其中臨限電壓 （無功函數差及氧化層電荷）

理想電流關係圖 依所推導之電流公式所畫之關係圖，可看出電流電壓成正比的線性區以及電流維持定值的飽和區。 利用在飽和狀態達到時，汲極之反轉電子濃度為零，可將電流公式簡化為： 依所推導之電流公式所畫之關係圖，可看出電流電壓成正比的線性區以及電流維持定值的飽和區。 其中

通道電導 和傳導係數 （Transconductance） 在線性區通道電導 gD 和傳導係數 gm為： 在飽和區： 此為閘極控制電流的能力 由MOSFET尺寸的設計，可獲得所需之gm

次臨限區(Subthreshold region) 當閘極電壓低於臨限電壓而半導體表面只稍微反轉時，理想上汲極電流應為零。 實際上仍有汲極電流，稱為次臨限電流(subthreshold current) 。 MOSFET做為開關使用時，次臨限區特別重要，可看出開關是如何打開及關掉。 電壓條件： VGS≦VT 時 現象：ID≠0 次臨限區

次臨限區（續） 聚積狀態：源極電子要克服很大的位障才能到達汲極。 弱反轉狀態：源極電子到達汲極要克服的位障比較小。 強反轉狀態：源極電子到達汲極要克服的位障很小，好像歐姆接觸。

次臨限區（續） 在此區電流主要是擴散電流而不是飄移電流，與載子濃度梯度有關，故電流關係式中有指數項： 因 定義次臨界擺幅(subthreshold swing)： S越大，表示ID隨VG的變化越小，on-off特性不明顯；S越小，表示ID隨VG的變化越大，on-off特性顯著。

6.2.2 MOSFET的種類 N通道增強模式 N通道空乏模式 P通道增強模式 P通道空乏模式 基板為p型半導體，汲極與源極為n型摻雜。

N通道增強模式(Enhamcement mode) 沒接通 電子由基底進入

N通道空乏模式(Depletion mode) 接通 電子由基底進入

P通道增強模式 P通道增強模式：在零閘極電壓，氧化層下沒有電洞反轉層，需加負閘極偏壓才會有反轉層。 沒接通 電子由基底流出

P通道空乏模式 P通道空乏模式：在零閘極電壓，氧化層下已有電洞反轉層存在。 接通 電子由基底流出

6.2.3 臨界電壓控制 基板偏壓效應（Substrate bias effects） 基板可不與源極接在一起另接偏壓，但必須保持源極到基板不為導通狀態（逆向偏壓），及VBS必須大於或等於零。 VBS大於零時，能帶更彎曲，有更多的空乏區電荷： Qsc增加，故臨界電壓也增加。 VSB > 0 VSB = 0，反轉點能帶圖

基板偏壓效應（續） 造成臨限電壓的增加 s增加，造成S的減少，on-off特性更佳。 S大 S小

在MOS的製程上，VT受到閘極材料種類以及基板摻雜濃度影響。 例如：對NMOS（P型基板）而言，增加受體摻雜（B），可增加VT，反之，將硼摻入PMOS的基板（N型），可降低VT的絕對值。

調整VT的方法：1. 基板摻雜

調整VT的方法：2. 調整氧化層厚度 很大！！！ 此為場氧化層可作為相鄰MOS隔離技術的原因

Figure 6.21. Cross section of a parasitic field transistor in an n-well structure.

調整VT的方法：3. 加基板偏壓 調整VT的方法：4. 選擇適當的閘極材料 利用調整功函數差來控制VT

Figure 6.22. Threshold voltage adjustment using substrate bias.