課程名稱:運動控制概論 班級:控晶四乙 學號:4982C074 姓名:蘇子翔 指導老師:王明賢 老師

Slides:



Advertisements
Similar presentations
SOPC技术 数字逻辑电路 主讲:刘昌华 嵌入式技术研究所
Advertisements

LinkIt ONE開發板的簡介.
EDA技术 第9章 FPGA硬件设计.
第2章 FPGA/CPLD结构与应用.
數位邏輯設計與實習 ch04 組合邏輯電路設計.
第八章 可编程逻辑器件 本章的重点: 本章的难点: 1.PLD的基本特征,分类以及每种类型的特点;
陳維魁 博士 儒林圖書公司 第九章 資料抽象化 陳維魁 博士 儒林圖書公司.
TQC+ JAVA全國教師研習會 PLWeb 程式設計練習平台 簡介.
AKA Embedded 开放实验室系列普及讲座之一 FPGA/CPLD的应用和开发简介
主題五 CPU Learning Lab.
題目:十六對一多工器 姓名:李國豪 學號:B
記憶體的概況 張登凱.
數位邏輯設計與實習 Ch05序向邏輯電路.
正反器 一、循序邏輯電路 二、動作情形:用時序(timing),其次輸出( )是由外界輸入與( )所共同決定。
程式設計概論 1.1 程式設計概論 程式語言的演進 物件導向程式 程式開發流程 1.2 C++開發工具
100學年度第2學期 邏輯設計實習TA訓練 機 台 介 紹.
第一篇 Unix/Linux 操作介面 第 1 章 Unix/Linux 系統概論 第 2 章 開始使用 Unix/Linux
第1章 認識Arduino.
2-3 基本數位邏輯處理※.
浅谈基于FPGA的电路设计 报告人:吴爱平 2005/11/13
第6章組合邏輯應用實驗 6-1 編碼∕解碼器實驗 6-2 多工∕解多工器實驗 6-3 七段顯示解碼器.
可编程逻辑器件及ASIC简介.
授課教授 : 陳永耀 博士 學生 : 藍浩濤 P 電機所控制組
使用VHDL設計—4位元加法器 通訊一甲 B 楊穎穆.
書名: Verilog硬體描述語言數位電路 書局: 儒林圖書 書號: TB-027 作者: 鄭信源
VHDL 硬體描述語言 數位電路設計實務 第一章 數位電路的設計觀念.
使用VHDL設計—4位元位移器 通訊一甲 B 楊穎穆.
義守大學電機工程學系 陳慶瀚 第2章 VHDL基本語法 義守大學電機工程學系 陳慶瀚
第 9 章 存储器和可编程逻辑器件 9.1 半导体存储器 9.2 可编程逻辑器件.
可编程器件与电子设计自动化 上海交通大学电工及电子技术实验中心 一九九九年三月.
PIC-CPLD原理和系统设计.
单片机应用技术 项目一 循环彩灯装置 第2讲 51单片机的结构与引脚 《单片机应用技术》精品课程组 湖北职业技术学院机电工程系.
數位電路的優點 電子電路有數位(digital)電路與類比(analog)電路兩大類,而數位電路較類比電路有以下的優點:
Programmable System-on-Chip™ Cypress MicroSystems (PSoC™) 簡 介
本章小结: 可编程逻辑器件(Programmable Logic Device,简称为 PLD)是目前数字系统设计的主要硬件基础。现场可编程门阵列 FPGA(Field Programmable Gate Array)现场可编程门阵列FPGA在结构上由逻辑功能块排列为阵列,功能由逻辑结构的配置数据决定,配置数据可以存放在片外的EPROM或其他存储体上,人们可以控制加载过程,在现场修改器件的逻辑功能。
第1章 單晶片微電腦概論.
第二組 體重計連接wifi 組員:S 羅翊甄 S 江德輝 S 江鴻儀 S 陳彥任.
FTP檔案上傳下載 實務與運用.
Chap3 Linked List 鏈結串列.
網路安全技術 OSI七層 學生:A 郭瀝婷 指導教授:梁明章.
Topic Introduction—RMI
類比轉數位 IC研究 組員:施怡儒 S 柯曄新 S 張久藝 S
邏輯設計--不穩多諧振盪器 通訊一甲 B 楊穎穆.
EDA 第二章 可编程逻辑器件.
Ch20. 計算器 (Mac 版本).
實驗十二: 紅綠燈控制電路設計 規格: Due: Jan. 3, 2008 Tvrl = Thgl + Thgf + Thyl
第七章 可编程逻辑器件 PLD 7.1 PLD 概述 PLD 的电路结构及分类 PLD 的编程工艺及描述的逻辑规则和符号 PLD 的设计过程及主要优点 7.2 只读存储器 ROM 的内部结构 用ROM 实现组合逻辑设计 常用的LSI.
第 19 章 XML記憶體執行模式.
第七單元 正反器 (教科書第四章) 數位系統實驗
XILINX FPGA Download Programming
使用VHDL設計 七段顯示器 通訊工程系 一年甲班 姓名 : 蘇建宇 學號 : B
緩衝區溢位攻擊 學生:A 羅以豪 教授:梁明章
MiRanda Java Interface v1.0的使用方法
自停式向下計數器 通訊一甲 B 楊穎穆.
陣列與結構.
數位邏輯 第8章組合邏輯的應用 8-1可程式邏輯元件 8-2可程式邏輯陣列 8-3可程式的陣列邏輯 8-4商用可程式邏輯元件.
黃影雯副教授講授 E_Mail Address:
煙霧偵測開關 組員:4980J012 蔡家核 4980J094 吳庭揚.
一、簡介 電腦硬體設計:純硬體電路(hardware)及韌體電 路(firmware)兩種方式。
設計與科技 電子學.
使用VHDL設計-8x3編碼電路 通訊一甲 B 楊穎穆.
可變式計數器 通訊一甲 B 楊穎穆.
第四章 通訊與網路管理 授課老師:褚麗絹.
資料表示方法 資料儲存單位.
資料擷取與監控應用實務.
LED Pili LED 中州技術學院 電子系 副教授 余文俊.
String類別 在C語言中提供兩種支援字串的方式 可以使用傳統以null結尾的字元陣列 使用string類別
使用VHDL設計-七段顯示 通訊一甲 B 楊穎穆.
Chapter 4 Multi-Threads (多執行緒).
營運模式.
Presentation transcript:

課程名稱:運動控制概論 班級:控晶四乙 學號:4982C074 姓名:蘇子翔 指導老師:王明賢 老師 可程式邏輯裝置簡介 資料來源:維基百科,自由的百科全書 https://zh.wikipedia.org/wiki/%E5%8F%AF%E7%A8%8B%E5%BC%8F%E9%82%8F%E8%BC%AF%E8%A3%9D%E7%BD%AE 課程名稱:運動控制概論 班級:控晶四乙 學號:4982C074 姓名:蘇子翔 指導老師:王明賢 老師

可程式邏輯裝置(英語:Programmable Logic Device, PLD)是一種電子零件、電子組件,簡而言之也是一種積體電路、晶片。PLD晶片屬於數位型態的電路晶片,而非類比或混訊(同時具有數位電路與類比電路)晶片。 PLD與一般數位晶片不同的是:PLD內部的數位電路可以在出廠後才規劃決定,有些類型的PLD也允許在規劃決定後再次進行變更、改變,而一般數位晶片在出廠前就已經決定其內部電路,無法在出廠後再次改變,事實上一般的類比晶片、混訊晶片也都一樣,都是在出廠後就無法再對其內部電路進行調修。 本文以下將講述PLD的發展歷程,然而要想瞭解PLD的過往發展歷程就不得不談及一些半導體業者,但講述這些業者在PLD方面的事蹟並非是本文的用意,也沒有推介或批評這些業者的意思。

將ROM當成PLD來使用                                                                                                                                                               NEC公司的PROM晶片:D23128C,位於ZX Spectrum的電路板上。 在PLD還未被發明前,已有人將唯讀記憶體(ROM)晶片以PLD的概念來運用,用ROM晶片來充當一些輸入性的組合邏輯(combinatorial logic)函式。 首先一顆ROM晶片有 m 個輸入(位址線,或稱:位址匯流排、定址線)以及 n 個輸出(資料線,也稱:資料匯流排,在此也可稱:資料輸出線),當ROM被當成記憶體使用時,它就有        個 n bits 的記憶儲存空間。 現在我們運用一下想像,輸入部分不再是個 m-bit 的位址線路,而被看成是有 m 個相互無關連的獨立邏輯信號線。且就理論而言一顆ROM晶片內可以放置        個布林(Boolean)函式(也稱:布爾函式),且每個布林函式可以有 m 個邏輯信號。 不過,這種用ROM「喬裝」成的PLD,礙於ROM自身原有的結構設計,使真正有效的函式數取決於輸出接腳(也稱:腳位、引腳)數,因此有 n 個輸出就只能有 n 個可用的有效函式。更簡單的說,這時候的ROM等同於 n 組相互無關的獨立邏輯電路,每組電路的產生、形成,則取決於由 m 個輸入所組成的邏輯函式。 使用ROM來當PLD的好處是:有幾個以m輸入方式表示的邏輯函式,就會有幾個對應的n輸出,且絕大多數一般性用途的組合邏輯裝置都可適用此種作法。同樣的,PROM(Programmable ROM)、EPROM(ultraviolet-Erasable PROM)、EEPROM(Electrically Erasable PROM)等也都可以用此種方式進行邏輯規劃、程式化,而且不需要特殊的軟硬體,只要用標準的PROM燒錄器即可實現程式化。然而,無論怎麼說,這種作法也有些缺點: 與真正專精的邏輯電路相比,在反應速度表現上慢了太多。 在非同步(也稱:異步)的邏輯狀態轉變下,無法提供安全性的狀態「防護,cover」。 過於耗電(同樣是與真正專精的邏輯電路相比)。 整個ROM中僅有小部分的記憶儲存空間能被有效使用,其餘都形同浪費。

早期的可程式邏輯 主條目:可程式陣列邏輯 第一個在商業化市場運用的PLD,是由Monolithic記憶體公司(Monolithic Memories, Inc.,簡稱:MMI)所推出的可程式化陣列邏輯(Programmable Array Logic,簡稱:PAL)(此點有爭議,詳見討論頁),雖然IBM公司在1970年代中也有研製類似的裝置(器件),但僅在該公司內部使用。[1] MMI公司在20-pin(20支接腳、引腳、腳位)的PAL方面相當成功,之後超微(AMD)公司也推出了22V10,22V10也是顆PAL,具有原先PAL所有的特性特點,但接腳數增至24-pin。更之後AMD公司收併了MMI公司(約1987年,待查證),並將其納入自身的PLD部門,數年後AMD以百分之百轉投資的方式將PLD部門分立成獨立的威特信(Vantis)公司,到了1999年則由萊迪思半導體(Lattice Semiconductor)公司收購AMD公司手中的Vantis公司股份,自此收併Vantis公司。 MMI公司於1978年推出的PAL,稱為PAL16R6,具有20-pin接腳、引腳,採行DIP封裝。

GAL  以PAL(可程式陣列邏輯)為基礎的接續創新是GAL(Generic Array Logic,通用陣列邏輯),此是由萊迪思半導體(en:Lattice Semiconductor)公司所發明,GAL的特性與PAL相同,不過PAL的電路組態、配置只能進行一次的程式燒錄,不能再有第二次,而GAL則是可以反覆對電路組態、配置進行燒錄、清除、再燒錄、再清除。[2] GAL這種可重複燒錄的特性在研發過程時的試製階段(prototyping stage)中特別好用,一旦在邏輯電路的設計上發現有任何錯誤(bug),若是用GAL就能夠以重新燒錄的方式來修正錯誤。此外GAL也可以用PAL的燒錄器來進行燒錄及再燒錄,雖然現在已經有可線上燒錄(In-Circuit Programmable,有時也稱:In-System Programmable)的ispGAL22V10。 另一個與GAL相類似的是PEEL(Programmable Electrically Erasable Logic),是由International CMOS Technology(簡稱:ICT)公司所提出。

不過,各家獨創、專屬的作法也正逐漸消失、去除中,並朝共通標準、一致的方向發展,如IEEE 1532。 CPLD PAL、GAL僅適合用在約數百個邏輯閘所構成的小型電路,若要實現更大的電路則適合用CPLD(Complex PLD,複雜型PLD),一顆CPLD內等於包含了數顆的PAL,各PAL(邏輯區塊)間的互接連線也可以進行程式性的規劃、燒錄,CPLD運用這種多合一(All-In-One)的整合作法,使其一顆就能實現數千個邏輯閘,甚至數十萬個邏輯閘才能構成的電路。 至於CPLD的程式燒錄方式,雖然有些CPLD可以用PAL的燒錄器來進行燒錄,但這種燒錄方式對經常有數百隻接腳的CPLD來說並不方便。另一種燒錄方式是CPLD已焊於印刷電路板上,之後透過額外的臨時外接,或原有線路的內接,使CPLD與個人電腦間能取得連線,由個人電腦以串列或並列方式將新的燒錄資料發送到CPLD上,而CPLD內部也具有解碼電路能對接收到的資料進行還原解析,之後再進行重新的燒錄,以此方式讓CPLD內的程式(也可稱:電路)獲得更新。 要注意的是,每家業者的CPLD晶片多具有焊接後再行傳輸、再次燒錄的技術,但各家的技術實現方式與名稱多不盡相同,例如萊迪思半導體(en:Lattice Semiconductor)公司就將此種燒錄技術稱為「in-system programming」。 不過,各家獨創、專屬的作法也正逐漸消失、去除中,並朝共通標準、一致的方向發展,如IEEE 1532。 Altera公司的MAX 7000系列CPLD:EPM7128SLC84-7, 該CPLD內有2,500邏輯閘可供組態配置。

FPGA 主條目:現場可程式邏輯門陣列 當PAL忙於進展成GAL、CPLD時,另一種「可程式化」的流派也逐漸成形,此稱之為場式可程式閘陣列(Field Programmable Gate Array,簡稱:FPGA)或現場可程式閘陣列,FPGA是以閘陣列(en:Gate Array)技術為基礎所發展成的一種PLD。 FPGA早期的例子是Signetics公司在1970年代晚期所推出的82S100(陣列)及82S105(定序器、編序器),其中82S100為「與,AND」型的閘陣列,而82S105也相同,但再追加正反器(Flip Flop,cn處也稱:觸發器)的功能。 FPGA運用一種邏輯閘式的網格(Grid),這種網格與普通的「閘陣列」相類似,網格可以在FPGA晶片出廠後才進行組態配置的程式性規劃。至於為何要稱「場式可程式化」就有些難懂了,「場式,Field」對晶片生產廠以外的世界來說是個工程方面的專業術語,然而廠外也是晶片買主的所在處。(言下之意是:不應當以這種艱澀難懂的工程用詞來做為晶片產品的推行名稱) FPGA通常也可以在焊接後再進行程式燒錄、變更的工作,此在某種程度與大型的CPLD相似。而絕大多數的FPGA,其內部的程式組態配置是屬於揮發性的,即是無持續電力供應後組態配置的內容就會消失,所以在裝置(也指:器件、晶片)重新獲得電力後,就必須將組態配置內容重新載入(re-load)到FPGA中,或者期望改變FPGA內的配置組態時,也必須進行重新載入的動作。 而關於組態配置的內容,就一般來說會存放在非揮發性的記憶體中,如PROM或EEPROM,若是用EEPROM,則或許也能用線上燒錄(In-System Programmable,ISP)的方式來再次改變組態配置的內容(一般來說是透過JTAG介面來進行ISP)。 FPGA與CPLD都很適合用在特殊、特定的工作上,這是以此類晶片的技術本質來做為合適性的考量,然而有時在以經濟性為主的權衡評估下也適合使用FPGA、CPLD,或者有時也會以工程師的個人偏好與經驗來決定。 Altera公司的Flex系列FPGA:EF10K20RC240-4,該晶片內有20,000個Cell(邏輯晶格)可供組態配置。

其他型態的PLD 除上述外,目前也有許多有趣的可再組態配置的系統(其實多指:晶片)。例如:有些微處理器內除了一些固定性功效的電路外,其他部分的電路則可以依據微處理器所執行的程式碼而改變其功效。要想設計這種半變動式的系統,工程師得學習新的方法,甚至可能要用新的軟體工具才能夠開發。 另外,現在銷售的PLD中,有的也會在晶片內提供一個具固定性功效的微處理器,然後微處理器的四周位置則設有許多可供組態配置的可程式邏輯(也因為處理器位在其中,所以也被稱為:核心),此種作法的好處是可以讓設計者(指:電子應用工程師)更專注在為他的設計增加新的功能特點,而少去擔心「如何讓微處理器運作」之類的基礎性設計。

PLD是如何維持住它的電路組態、配置?  在一個PLD內有邏輯部分也有記憶部分,記憶部分是用來儲存組態配置的程式內容,而儲存的方式多是存放在可供PLD使用的積體電路(也稱:積體電路)中,這包括: Silicon antifuses(矽反熔絲) SRAM(靜態隨機存取記憶體) EPROM or EEPROM cells(EPROM或EEPROM的記憶晶格) Flash memory(快閃記憶體,也稱:閃存) 矽反熔絲主要是用於PAL內,方式上是在PAL內部可程式化的矩陣中,若期望矩陣中的某處、某一位置能夠形成連接連線,則對該位置的行、列兩端施壓一個燒錄燒寫電壓(此電壓通常高於一般運作時的電壓),如此該位置就會形成連接的短路、閉路(short)狀態,相反的未施加電壓的地方則保持開路(open)狀態,由這開路、閉路來形成邏輯的0、1儲存。不過一旦某位置被施加燒寫電壓而形成短路後,就無法在恢復成開路狀態,但其他仍保持開路的位置,仍可施壓電壓使其短路,不過整體來說矽反熔絲僅適合一次性的組態配置燒錄,一旦燒寫的內容有錯誤,該顆PAL即宣佈報廢。此外,之所以稱為「反熔絲」,理由是它的特性原理恰巧與一般日常所用的熔絲、保險絲(fuse)相反,保險絲平時為短路,而被施加較高電壓時便會燒斷,成為永久性的斷路、開路,反熔絲卻是平常為斷開,施加電壓後反成為連接的短路、閉路。 SRAM屬於揮發性的記憶體,這表示它在每次失去供電後就無法保存資料,若有PLD使用SRAM做為其組態配置的儲存記憶(多數為FPGA),則每一次重新供電後就必須再次將組態配置資料載入(load,用意等同於將程式燒錄燒寫到PLD內)到PLD的SRAM中,不過此一送電後重新載入的程式,通常是交由另一部份的電路以自動化方式來執行,此一「開機後自動將程式載入到PLD內」的電路,過去是在PLD外部另行設計,但現在也有整合(也稱:集成)到PLD內部的作法。

EPROM的記憶晶格是一種MOS(metal-oxide-semiconductor,金屬氧化半導體)型的電晶體,若對該電晶體的閘極進行充電,則該充電後的狀態就會成為一個記憶留存,之後無論晶片有無供電都可以持續維持著該狀態,直到數年後充電狀態才會消退消失,而透過對各記憶晶格的充電有無就能夠儲存0、1的組態配置。至於記憶資料當如何抹除(也稱:拭除、擦除),這必須用強烈的紫外線對EPROM進行照射,以此強迫各閘極將原有的充電加以釋放,且時間必須長達數十分鐘才能全部抹除,否則會有抹除不完整的情形,此一抹除程式多是用所謂的「紫外線EPROM抹除盒」,英文稱EPROM eraser,即是一個小盒子內設有紫外線燈管,之後將EPROM放入盒內,再將盒子的電源開啟並點亮紫外線燈管,讓紫外線照射EPROM,以此來進行清除,也因為紫外線對人體有害,所以才要在密閉不透光的小盒子內進行照射,此外為了方便工程師使用,抹除盒通常還設有定時裝置,時間到後會自動提醒工程師已經達當初設定的照射時間。                                                                                                                                               EPROM為了能再抹除、再燒寫,必須使用陶瓷材質的封裝,且晶片上方必須設有石英材質的透光窗,以便讓紫外線射入。圖為世界上第一顆EPROM:1702,由英特爾(Intel)公司於1971年提出。 快閃記憶體(閃存)具有非揮發性,即是斷電後仍可保存記憶內容,且需要時它也隨時能再清除抹除(erase)、再燒錄燒寫(program、reprogram),這些特性對PLD的記憶來說特別好用。 時至2005年,多數的CPLD都已使用電氣方式燒寫與電氣方式抹除,並以非揮發性方式來記憶。因為經過事實驗證,在太小的邏輯運用中用SRAM來儲存邏輯組態配置,則每次重新送電啟動就必須再次進行載入燒寫,如此實在過於麻煩,所以才會改成以非揮發方式來進行記憶儲存。此外,若是用EPROM方式進行儲存,且為了能夠再次抹除與再次燒寫,則PLD在其晶片封裝上就必須使用陶瓷材質的封裝,並在EPROM裸晶(Die)位置的上端設立石英材質的透光窗,好讓紫外線能夠照射入內,如此才能抹除EPROM裸晶上所儲存的組態配置資料,而這種封裝方式遠貴於一般的塑膠材質封裝。 EPROM為了能再抹除、再燒寫,必須使用陶瓷材質的封裝,且晶片上方必須設有石英材質的透光窗,以便讓紫外線射入。圖為世界上第一顆EPROM:1702,由英特爾(Intel)公司於1971年提出。

PLD的程式語言 有關之前所談到的「PAL」,若要以手工的方式來產生JEDEC檔實是過於複雜,所以多半改用電腦程式(也稱:計算機程式)來產生,這種程式(程式)稱為「邏輯編譯器,logic compiler」,它與程式開發撰寫時所用的軟體編譯器相類似,而要編譯之前的原始程式碼(也稱:源代碼)也得用特定的程式語言(也稱:程式語言、編程語言)來撰寫,此稱之為硬體描述語言(hardware description language, HDL)。 而且,硬體描述語言並非僅有一種,而是有許多種,如ABEL、AHDL、Confluence、CUPL、HDCaml、JHDL、Lava、Lola、MyHDL、PALASM、RHDL等都是,但目前最具知名也最普遍使用的是VHDL與Verilog HDL。

附註 1  - 就理論發展過程而言,在ROM類還歷經了一小段PLA(Programmable Loigic Array)發展,之後才有PAL,ROM、PLA、PAL三者的主要差別是:ROM僅在輸出的OR(或)陣列可進行組態配置的規劃,而PAL僅能在輸入的AND(與)陣列進行規劃,而PLA兩者皆可。 2 - 事實上除了可覆寫(Rewritable)外,GAL與PAL間的更大差別在於GAL的輸出端追加了輸出巨集晶格(Ouput Logic Macrocell,簡稱:OLMC)的設計,使邏輯輸出有更多的控制方式,使GAL比PAL更方便用在與序向邏輯電路的搭配上。(「巨集」也稱為「宏」) 3- 相對於「Field-Programmable,場燒錄」一詞的是「Mask-Programmable,遮罩、遮蓋式刻錄」,即是指用光罩(Mask,也稱:掩膜)方式曝光後蝕刻而成的電路,也就是ASIC的製程方式,只能在晶圓廠(Foundry)使用的程式燒錄法,更正確的說是:(積體、集成)電路的製造法。