高精度时间测量2011年研究进展 核探测与核电子学国家重点实验室（筹） 中国科学技术大学近代物理系 刘树彬

主要内容 基于进位延时单元内插的TDC@FPGA 基于TDC@FPGA 的通用模块 基于ACTEL 的TDC@FPGA 10 ps 高精度 TDC@FPGA IP 基于TDC@FPGA 的通用模块 16通道 100 ps TDC@FPGA通用插件 高密度高精度时间测量插件 基于ACTEL 的TDC@FPGA 高精度时间测量技术的应用

基于进位延时链的TDC@FPGA工作原理 Coarse Counter (Coarse Time)+Time Interpolation within one clock period (Fine Time) (b) (a)

时间内插技术在FPGA 中的实现方法 采用FPGA 内的进位延时单元实现内插 a) Carry-in in a Slice b) Carry chain of a multi-bit adder c) Rout in a SLICE

基于FPGA进位单元的TDC研究进展 2005年：~100 ps Bin Size, 50 ps RMS ; TNS Vol.53, Issue 1, Part 2 国际上第一次采用进位延时单元实现时间内插 2009年：~50 ps Bin Size, < 20 ps RMS ; TNS Vol.57, Issue 2, Part 1 时间测量性能修正算法：自校准，温度和电压变化补偿 2011年：~ 10 ps Bin Size (Effective) , <10 ps RMS TNS Vol.58, Issue 4, Part2 基于吴进远的Wave Union TDC，进行了深入分析和改进

WaveUnion TDC by J.Wu 1: Unleash Device: EP2C8T144C6 Plain TDC: Max. bin width: 160 ps. Average bin width: 60 ps. Wave Union TDC A: Max. bin width: 65 ps. Average bin width: 30 ps. 1 2 2 1

WaveUnion TDC 国内外现状 德国GSI: WaveUnion Type A: <10 ps RMS IEEE TNS Vol.58, Issue4, Part 1, pp.1547-1552 清华: WaveUnion Type A: ～20 ps RMS IEEE NSS/MIC 2010, pp.396-399 高能所： 科大: WaveUnion Type B:<10 ps RMS IEEE TNS Vol.58, Issue4, Part 2, pp.2011-2018

10-ps TDC@FPGA工作原理 Wave Union Launcher INV+Delay+MUX

10-ps FPGA TDC的主要特性 WaveUnion Launcher内嵌在进位链，不占用额外资源 无限振荡次数 (N) 主要技术指标 Bin Size, RMS v.s. N 主要技术指标 • 9 独立通道，~60% 逻辑资源(XC4VFX60) • 24 Bits 粗计数，~168 ms 动态范围 • <10 ps RMS, Bin size ~ 10 ps (N=4)

10-ps TDC@FPGA 的数据处理 N times Oscillation

10-ps TDC 的时间测量分析 RMS timing precision (σdelay) vs. N，误差主要来自： • Non-uniformed distribution of the carry chain delay (σcell ) • Random uncertainty of the oscillation period (σosc ) • Other contributors, e.g. the steady of the clock (σother) Three possible cases: • Case 1: σosc << σcell • Case 2: σosc ≈ σcell The best timing @ • Case 3: σosc >> σcell

时间测量精度仿真和测试的比较 3 2 1 Simulation: RMS vs. N Test: RMS vs. N Case 1: σosc << σcell Case 2: σosc ≈ σcell Case 3: σosc >> σcell (a) 3 Simulation: RMS vs. N 2 Actual implementation falls in to Case 2 1 (b) (c) Test: RMS vs. N

10-ps TDC@FPGA 应用考虑 Pros and Cons √ Larger N results in smaller bin size, lower timing precision × Larger N results in larger dead time ~ (N+1) * TCLK , B:~325 ps A:~350 ps No Averaging N=4

主要内容 基于进位延时单元内插的TDC@FPGA 基于TDC@FPGA的通用模块 基于ACTEL 的TDC@FPGA 10 ps 高精度 TDC@FPGA IP 基于TDC@FPGA的通用模块 16通道 100 ps TDC@FPGA通用插件 高密度高精度时间测量插件 基于ACTEL 的TDC@FPGA 高精度时间测量技术的应用

• NIM, USB, other platforms 基于FPGA 的高性能时间测量插件研制 ~50 ps RMS, 100 ps Bin • NIM, USB, other platforms • 16 Channels, ~170 ms Dynamic range • single-ended input, Range from -5V~5V, with on-board fast discriminator

基于FPGA 的高性能时间测量插件研制 TDC Logic IP Design, + Trigger Matching • ~170 ms Dynamic range • LVDS input • 9 Channels in XC4VFX60, • ~20 ps RMS, 50 ps Bin cost less than 20% of the total logic elements (total 50k LUTs and Registers available in XC4VFX60) • < 10 ps RMS, 12 ps Bin, cost 60% of the total logic elements 本版本的FPGA TDC增加了IP 和TRIGGER MATCHING功能； 分为两个版本： 版本1为普通的tdc（Plain TDC，和Waveunion 相对），时间测量精度为20 ps RMS, 50 ps BIN，占用了大约20%的逻辑资源 版本2为WaveUnion TDC，占用了60%的逻辑资源 温度补偿

基于FPGA 的高性能时间测量插件研制 TDC@Virtex 5 FPGA通用高性能插件(PXI, VME) • ~25 ps RMS, 30 ps Bin • ~170 ms Dynamic range • LVDS input, 16 channels, on PXI, VME • Trigger Matching RMS: 14 ps

USTC基于FPGA 的高性能通用时间测量插件 TDC@FPGA PXI Module TDC@FPGA Test Setup TDC@FPGA VME Module RMS: 14 ps

多通道高密度 TDC@FPGA 较高的集成度 粗-细结合的时间测量 时钟分相技术实现“细”时间测量 单板单FPGA实现64个TDC通道 计数器实现“粗”时间测量 大动态范围 时钟分相技术实现“细”时间测量 较高时间测量精度 64通道TDC

多通道高密度的TDC@FPGA主要指标 时间测量精度：< 0.5ns RMS 最小时间分辨：0.757ns (BIN) 通道数：64时间测量通道 资源占用：逻辑资源占用56%，全局总线占用25% 基于VIRTEX4系列的XC4VLX60-10FF1148 数据输出接口：USB传输 电源提供：外部提供单电源5V，2A 已测试的连续稳定工作时间：> 5小时

时钟分相技术测量‘细’时间 时钟4分相，可以获得1/4时钟周期的 Bin Size Hit落入不同的Bin，所对应不同的“细”时间编码

时钟分相技术测量‘细’时间 利用流水线结构降低时钟频率 A部分输出为4bit*330MHz，变为C部分输出为32bit*41.25MHz 降低时钟频率可以提高粗计数器位数，扩展动态范围

多通道高密度 TDC@FPGA测试结果 1 该项目已通过“中国工程物理研究院”验收 时间精度RMS 各道计数 RMS: 0.42 ns Delay (0-60 ns) TDC测量值 ns 1、 通道0与通道1的时间精度 2、 通道1~8在分别0~60ns延迟时的时间精度 最大值为0.42539ns 3、 利用AFG3252信号源校准TDC的Time Bin 1 Time Bin = 0.75767ns 该项目已通过“中国工程物理研究院”验收 信号源延时 (0-60 ns)

主要内容 基于进位延时单元内插的TDC@FPGA 基于TDC@FPGA的通用模块 基于ACTEL 的TDC@FPGA 10 ps 高精度 FPGA TDC IP 基于TDC@FPGA的通用模块 16通道 100 ps FPGA TDC通用插件 高密度高精度时间测量插件 基于ACTEL 的TDC@FPGA 高精度时间测量技术的应用

空间物理实验中时间测量的特殊要求 Cluster、FAST 实验，时间测量精度~1ns 特殊要求：元器件的抗辐照性能 低空物理实验中的时间测量 PAMELA 实验，时间测量精度~50ps AMS-02 Mission，时间测量精度~25ps 深空物理实验中的时间测量 Cluster、FAST 实验，时间测量精度~1ns ROSETTA Mission，时间测量精度~2ns 嫦娥探月2期探月三维成像敏感器 空间探测，尤其是深空探测，对元器件的抗辐照性能要求十分严格，时间测量精度也因此受到较大的制约，在抗辐照性能出色的ACTEL反熔丝型FPGA上实现TDC是一个提高时间测量精度的很好的解决方案。在低空探测中，由于工作环境辐射较低，器件的选择尚未受到太多的束缚：PAMELA实验，2006年发射，用于空间反物质探测，其利用线性放电型TDC实现了50ps的测量精度，AMS-02实验是2011年升空的国际空间站中的粒子探测器，其则利用工业级芯片HPTDC实现了25ps的时间测量精度。Cluster，FAST（20世纪末）实验主要用于对太阳风的观测，受到空间辐射环境的影响，利用TAC+ADC的测量方案实现ns量级的测量精度。 ROSETTA（2004年发射）实验主要是对彗星成分进行探测，同样受到空间环境的制约，其利用ACTEL反熔丝器件实现了2ns的时间测量精度。

基于ACTEL FPGA-based TDC Flash型 包括IGLOO系列、PROASIC系列、PROAISC3(E)系列等等 反熔丝型 AXCELERATOR系列、SX_A系列、RTAX_SSL系列等等 TDC测量原理：粗计数+细计数 细计数： Flash型利用FPGA内部 Buffer Bin Size~440ps （仿真结果为670ps） 反熔丝型可利用内部进位链资源 仿真结果显示 Bin Size ~ 80ps 粗计数：16-bit counter 测量时间范围~1.6ms Flash型FPGA内部没有进位链资源，因此LSB只能做到440ps左右，而在反熔丝FPGA内部有进位链资源，仿真结果显示，利用FPGA内部进位链实现TDC，可以实现低于80ps的LSB。

基于ACTEL FPGA-based TDC验证系统 ACTEL FPGA：A3PE1500 单芯片实现8-channels高精度时间数字转换 利用USB总线实现与上位机的通讯，传输测量数据及控制命令

基于ACTEL TDC@FPGA性能 TDC单通道微分非线性和积分非线性 微分非线性最大值100ps，主要分布在±50ps的范围内

基于ACTEL TDC@FPGA性能 通道间延时与测试精度关系曲线 ——黄线：未修正时间精度 ——蓝线：修正后时间精度 测试框架示意图 采用双通道时间差测量法 通道间延时与测试精度关系曲线 ——黄线：未修正时间精度 ——蓝线：修正后时间精度 修正后测量精度从200ps提高至140ps左右 时间精度统计直方图 RMS~130ps

主要内容 基于进位延时单元内插的TDC@FPGA 基于TDC@FPGA的通用模块 基于ACTEL 的TDC@FPGA 10 ps 高精度 TDC@FPGA IP 基于TDC@FPGA的通用模块 16通道 100 ps TDC@FPGA通用插件 高密度高精度时间测量插件 基于ACTEL 的TDC@FPGA 高精度时间测量技术的应用

北京BESIII TOF端盖升级 TDIG插件 1.工作在甚高精度模式下的HPTDC实现高精度的时间测量；

TDIG插件 2.时间测量: 9 HPTDCs, RMS<20ps 4.CPLD 1.信号输入 3.FPGA -3个高密度连接器 -VME 接口，与FPGA通信 1.信号输入 -3个高密度连接器 -24 通道/连接器 3.FPGA -配置 9片HPTDC -读取HPTDC的数据，并 对数据进行组装和打包 此ppt展示了TDIG插件的实物图及各部分实现的功能。 TDIG插件实物图

TDIG插件的测量结果 延迟线法测量TDIG插件的性能 @2011年3月份科大快电子学实验室 某个通道的数据统计直方图 测试板 TDIG插件 5 米电缆 三通 VME机箱 信号源 某个通道的数据统计直方图 此ppt展示了线延迟法测量TDIG插件性能的测试照片和测试结果。测试用信号源提供测试信号，测试板将信号源的信号转换后由5米差分屏蔽电缆送入TDIG插件进行时间测量。右上角是其中一个通道的数据直方图，RMS值为15ps；右下角为其中的24个通道的RMS值的散点图，均好于20ps。 延迟线法测量TDIG插件的性能 @2011年3月份科大快电子学实验室 24个通道的RMS值散点图

TDIG插件宇宙线测试 T0/Trigger FEE Gas Mixture HV Disc/Coin PC 9U/6U VME TDIG VME Bridge QDC ETOF-MRPC 2011年5月份，科大

宇宙线测量结果 某个通道的时间测量精度 24个通道的RMS值散点图

束流实验测试结果 Proton 2011年6月份，北京高能所 束流测试的部分结果 此ppt展示了去年六月北京束流测试的部分结果。束流测试结合MRPC探测器和前端电子学进行的。蓝色的点代表时间测量精度，可见总的时间测量精度均好于45ps。 2011年6月份，北京高能所 束流测试的部分结果

其他应用 中国工程物理研究院64通道TDC 0.75 ns Bin, <0.5 ns RMS 德国CBM TOF电子学 16通道TOT测量， 30 ps Bin, <20ps RMS 自由空间量子通信地面验证系统 50 ps Bin, <50 ps RMS 西藏羊八井LHAASO WCDA 18通道数字化插件 White Rabbit Project的改进

Thanks！