 与非门参数测试与组合逻辑电路设计  集成触发器  计数、译码、显示电路

Slides:



Advertisements
Similar presentations
实验 D 触发器及 JK 触发器 一、实验目的实验目的 二、实验仪器设备实验仪器设备 三、实验原理实验原理 四、实验电路实验电路 五、实验内容及步骤实验内容及步骤 六、实验注意事项实验注意事项 七、实验报告要求.
Advertisements

( 3-1 ) 电子技术 数字电路部分 第三章 组合逻辑电路 ( 3-2 ) 第三章 组合逻辑电路 § 3.1 概述 § 3.2 组合逻辑电路分析 § 3.3 利用小规模集成电路设计组合电路 § 3.4 几种常用的中规模组件 § 3.5 利用中规模组件设计组合电路.
陋室銘 劉禹錫 立人國中小丹老師編製 劉禹錫二三事 司空見慣 劉禹錫才氣縱橫,卻恃才傲物,一生落拓時候 多,當他貶為蘇州刺史時,司空李紳請他喝酒, 並請了一個貌美清秀的歌妓獻唱,他大為心動 寫了一首詩:「高髻雲鬢新樣妝,春風一曲杜 韋娘,司空見慣渾閒事,斷盡蘇州刺史腸。」 李紳明白其中寓意,便將歌妓送給他。而「司.
数字电路基础实验总结.
第11章 触发器及时序逻辑电路 龚淑秋 制作.
项目七、计数器应用实训 主讲教师:王通明 副教授.
数字逻辑设计实验 2011 春季学期.
第六章 采用中、大规模集成电路 的逻辑设计.
案例分析题 主讲蔡影.
1.6 中国人口迁移.
愛之花.
高三政治二轮复习系列课件 专题十一  中华文化与民族精神.
实验四 利用中规模芯片设计时序电路(二).
第五章 时序逻辑电路 陶文海. 第五章 时序逻辑电路 陶文海 5.1 概述 时序逻辑电路由组合电路和存储电路两部分构成。 5.1 概述 时序逻辑电路由组合电路和存储电路两部分构成。 按触发脉冲输入方式的不同, 时序电路可分为同步时序电路和异步时序电路。同步时序电路是指各触发器状态的变化受同一个时钟脉冲控制;而在异步时序电路中,各触发器状态的变化不受同一个时钟脉冲控制。
5.4 顺序脉冲发生器、 三态逻辑和微机总线接口 顺序脉冲发生器 顺序脉冲 计数型 分类 移位型.
第七讲 数字集成电路及应用 集成编码器 编码器的逻辑功能是将加在电路若干个输入端中的某一个输入端的信号变换成相应的一组二进制代码输出。常用的编码器集成电路有8/3线优先编码器和10/4线优先编码器等器件。 图4.5.1(a)是8/3线优先编码器74LS148的管脚排列图。I0~I7是输入信号输入端,输入8个信号,低电平有效。C、B、A为三输出端,可组成8组二进制码输出,且为反码输出。在I0~I7输入端中,优先权排列顺序为I7(最高)……I0(最低)。74LS148编码器的真值表如表4-1所示。
数字电路与逻辑设计 (一)基础实验 (二)课程设计 国防科学技术大学 电子科学与技术实验中心.
电子技术基础 主讲:林昕.
第三章 组合逻辑电路 3.1 组合逻辑电路的特点和任务 3.2 组合逻辑电路的分析和设计 3.3 常用组合逻辑电路 第3章 翻页 上页 下页
窗户 门 讲台.
时序电路 计数器分析及设计 刘鹏 浙江大学信息与电子工程学院 April 10, 2018 EE141
时序电路 计数器分析及设计 刘鹏 浙江大学信息与电子工程学院 March 31, 2016 EE141
实验八 同步计数器及其应用.
时序逻辑电路 -分析.
第五章 常用时序集成电路及其应用 第一节 计数器 第二节 寄存器 第三节 序列码发生器 第四节 时序模块的应用 小结.
第4章 第4章 触发器和时序逻辑电路 4.1 触发器 4.2 时序逻辑电路 *4.3 应用举例 上页 下页 返回.
现代电子技术实验 4.11 RC带通滤波器的设计与测试.
译码器及其应用 知识回顾 模拟信号与数字信号 电子电路中的信号 模拟信号 数字信号 幅度随时间连续变化 的信号
3.3.3 显示译码器 返回   在数字测量仪表和各种数字系统中,都需要将数字量直观地显示出来,一方面供人们直接读取测量和运算的结果,另一方面用于监视数字系统的工作情况。   数字显示电路是数字设备不可缺少的部分。数字显示电路通常由显示译码器、驱动器和显示器等部分组成,如图3-12所示。 2019/1/2.
实验四 组合逻辑电路的设计与测试 一.实验目的 1.掌握组合逻辑电路的设计 方法 2.学会对组合逻辑电路的测 试方法.
 与非门参数测试与组合逻辑电路设计  集成触发器  计数、译码、显示电路
时序逻辑电路实验 一、 实验目的 1.熟悉集成计数器的功能和使用方法; 2.利用集成计数器设计任意进制计数器。 二、实验原理
实验七 电子秒表-1.
实验七 计数器及其应用 一.实验目的 1.掌握中规模集成计数器的使用方法和功能测试方法 2. 运用集成计数器构成任意模值计数器
实验六 积分器、微分器.
14.2 时序逻辑电路的分析 概述 时序逻辑电路是由存储电路和组合逻辑电路共同组成的,它的输出状态不仅与输入有关,还与电路的过去状态有关,即具有存储功能。 输入信号 输出信号 输出方程 驱动方程 描述时序逻辑电路的三个方程 状态方程 存储电路的输入信号 时序逻辑电路构成框图 存储电路的输出信号.
数字电路实验 实验六 触发器的应用 主讲教师:周婷.
数字电子技术 Digital Electronics Technology
第6章 組合邏輯應用實驗 6-1 編碼∕解碼器實驗 6-2 多工∕解多工器實驗 6-3 七段顯示解碼器.
时序逻辑电路 -分析.
组合逻辑电路 ——中规模组合逻辑集成电路.
中等职业学校教学用书(电子技术专业) 《电工与电子技术基础》 任课教师:李凤琴 李鹏.
实验三 16位算术逻辑运算实验 不带进位控制的算术运算 置AR=1: 设置开关CN 1 不带进位 0 带进位运算;
实验二 射极跟随器 图2-2 射极跟随器实验电路.
第 13 章 触发器和时序逻辑电路 13.1 双稳态触发器 13.2 寄存器 13.3 计数器 定时器及其应用.
实验六 基本RS和D触发器的应用.
实验六 触发器逻辑功能测试 一、实验目的 二、实验仪器 1、熟悉并掌握RS、D、JK触发器的构成、工作原理和 功能测试方法。
长春理工大学 电工电子实验教学中心 数字电路实验 数字电路实验室.
实验二 带进位控制8位算术逻辑运算实验 带进位控制8位算术逻辑运算: ① 带进位运算 ② 保存运算后产生进位
3.3 用中规模集成电路设计其他的组合逻辑电路 返回 用数据选择器设计组合逻辑电路 用译码器设计组合逻辑电路
2.6 常用集成门电路芯片及其应用 TTL集成门电路系列 CMOS系列门电路.
MAX——PLUSⅡ 图形化程序设计 ——数字电子钟的设计 (二十四小时六十分钟六十秒)
《数字电子技术基础》(第五版)教学课件 清华大学 阎石 王红
实验五 MSI组合逻辑功 能部件的应用与测试
概 述 一、时序电路的特点 x1 y1 1. 逻辑功能特点 xi yj 任何时刻电路的 输出,不仅和该时刻 的输入信号有关,而
集成与非门在脉冲电路中的应用 实验目的 1. 了解集成与非门在脉冲电路中 的某些应用及其原理。 2. 学习用示波器观测波形参数与
实验五 数据选择和译码显示 -1.
常用数字逻辑门电路的研究.
第4章 触发器.
数字电路实验 实验七 计数器功能测试及应用 主讲教师:周婷.
调幅与检波的研究 实验目的 实验原理 实验内容 注意事项.
概述 一、基本要求 1. 有两个稳定的状态(0、1),以表示存储内容; 2. 能够接收、保存和输出信号。 二、现态和次态
实验一 单级放大电路 一、 实验内容 1. 熟悉电子元件及实验箱 2. 掌握放大器静态工作点模拟电路调试方法及对放大器性能的影响
实验目的:掌握数据的顺序存储结构及它们在计算机中的操作。 实验内容:
现代电子技术实验 同步计数器及其应用研究 实验目的 实验原理 实验内容 注意事项.
数字电路实验 实验一 仪器的使用和门电路的测试 主讲 教师:周婷.
Exp4:加法器.
第八章 常用组合逻辑器件及应用 8.1 编码器 把二进制码按一定规律编排,使每组代码具有一特定的含义,称为编码。
电工电子技术实验 电工电子教学部.
数字电子技术基础 信息科学与工程学院·基础电子教研室.
Presentation transcript:

 与非门参数测试与组合逻辑电路设计  集成触发器  计数、译码、显示电路 第三阶段实验 数字电路实验  与非门参数测试与组合逻辑电路设计  集成触发器  计数、译码、显示电路

计数、译码、显示电路 一、实验目的 二、实验内容与具体要求 三、计数器40161的逻辑功能及其应用 四、译码显示电路的构成 五、实验注意事项 (p126) 一、实验目的 二、实验内容与具体要求 三、计数器40161的逻辑功能及其应用 四、译码显示电路的构成 五、实验注意事项

一、 实验目的 掌握40161的逻辑功能及使用方法; 掌握译码、显示电路的构成及使用方法; 进一步熟悉计数器输出波形的测试方法; 学习数字电路设计、组装与调试的方法。

二、实验内容与具体要求 1. 测试CC40161的逻辑功能(与2合并测试)。 2. 设计并组装十进制计数、译码、显示电路。 CP=1Hz时,按161功能表的每一行设置清零、置数、使能信号,观察并记录实验结果; CP=1kHz时,161处于计数状态,观测并记录十进制计数器输出Q0、Q1、Q2、Q3以及CP的波形,比较它们的时序关系。 注意:示波器触发源的选择。 3*. 设计并组装60进制计数、译码、显示电路。 4*. 设计并组装24进制计数、译码、显示电路。 (3和4任选一项)

三、计数器40161的逻辑功能及其应用 1. 40161的逻辑功能: 4位二进制同步加(递增)计数器 表5.18.4 CC40161功能表 置数 进位 ET CP 操作状态 0 x x x 异步清零 1 0  x 同步预置 1 1  0 保持 1 1  1 计数 数据输入置数 清零 使能 ET=ETT&ETP CO=Q3Q2Q1Q0

1. 40161的时序波形图

2. 构成任意进制计数器的方法 利用异步清零 利用同步预置清零 优点: 清零可靠 输出没有毛刺

3. 构成多位计数器的级联方法 六十进制计数器: 串行进位(异步) 优点:简单; 缺点:速度较慢 出现竞争冒险的可能性较大

3. 构成多位计数器的级联方法 六十进制计数器 并行进位(同步) 优点:速度较快; 缺点:较复杂。

四、译码显示电路的构成 译码器CD4511BC A1  BCD-to-7 Segment Latch/Decoder/Driver Segment Identification 灯测试 灭灯 Top View 锁存 A3  A0  Display: 与74LS48管脚基本兼容 Pin Assignments

Truth Table X = Don’t Care *Depends upon the BCD code applied during the 0 to 1 transition of LE.

2. 共阴七段显示器 Light Emitting Diode (LED) Readout

3.译码显示电路的构成 公共限流电阻

五、实验注意事项 1.电源 (VDD=+5V、VSS=地) 核对无误,再接入! 2.输出端切忌短路、线与! 3.CMOS电路多余输入端 —— 不能悬空 4.电路图一定要标上芯片引脚号 5.芯片管脚图 6. CMOS电路驱动TTL电路的能力有限。

芯片管脚图 见389页 CD40161 MC14161 MC14011 CD4011 MC14511 CD4511