与非门参数测试与组合逻辑电路设计 集成触发器 计数、译码、显示电路 第三阶段实验 数字电路实验 与非门参数测试与组合逻辑电路设计 集成触发器 计数、译码、显示电路
集成触发器 一、实验目的 二、时序逻辑电路的功能测试方法 三、时序电路（计数器）的波形测量方法 四、实验内容和要求 五、注意事项 实验十七（p123） 学会使用CMOS逻辑电路芯片 掌握时序逻辑电路的功能测试方法 一、实验目的 二、时序逻辑电路的功能测试方法 三、时序电路（计数器）的波形测量方法 四、实验内容和要求 五、注意事项
时序逻辑电路的功能测试方法 SD RD 1、正常工作（ SD = RD =0） CP 输入正方波（f =1kHz） 将CP、Q1、Q2 示波器 要观察到真实的波形关系，关键是触发。 2*、直接清零和直接置数（只做Q1） SD =0 RD =1 SD =1 RD =0 SD RD Q /Q 计数 1
示波器的“触发” 触发 示波器何时开始显示波形 一旦触发被正确设定，可以把不稳定的显示转换为有意义的波形。 触发水平位置 触发电平 触发电平 同步点 或左移、或右移
示波器的“触发” 触发的正确设定 —— 三要素 1. 信源 2. 触发电平 3. 触发斜率 波形不稳的常见问题： 1. 信源选择： CH1未加信号，信号CH2，信源选择CH1 2. 触发电平：在信号变化范围外
屏幕提示触发信息 触发电平 触发水平位置 触发电平的数字值 触发信源 触发斜率 308页
与触发有关的操作 TRIGGER 触发控制钮 1. LEVEL（电平） —— 改变触发电平值 正确操作：应使触发电平设在信号振幅范围内 2. MENU（菜单） —— 显示触发功能菜单 3. SET LEVEL TO 50%（设为50％） —— 将触发电平设在信号振幅范围的中点
边沿触发功能菜单 TRIGGER 边沿 触发类型 —— 一般选“边沿”触发 视频 斜率 可选：上升沿触发、下降沿触发 上升 信源 自动 触发方式 边沿 视频 斜率 信源 上升 CH1 耦合 直流 TRIGGER 触发类型 —— 一般选“边沿”触发 可选：上升沿触发、下降沿触发 内触发：CH1、CH2 外触发：EXT、EXT/5 交流线 —— 即50Hz工频信号 可选：自动、正常、单次触发 可选：直流、交流、噪音抑制、高频抑制、 低频抑制
时序电路（计数器）的波形测量 问题： 1. 观测3个以上的波形，应该如何操作？ 两两比较… … 1. 观测3个以上的波形，应该如何操作？ 两两比较… … 2. CP CH1，Q1 CH2。触发信源选谁？ 应选择频率低的，即CH2
2. CP CH1，Q1 CH2。触发信源选谁？ 应选频率低的通道！ 错误：信源=CH1 显示情况 正确：信源=CH2
1. 观测3个以上的波形，应该如何操作？ 应将所有波形与频率最低的波形比较！ 建议将频率最低(周期最长)的信号始终保持在CH1中 具体操作： 1. 观测3个以上的波形，应该如何操作？ 应将所有波形与频率最低的波形比较！ 建议将频率最低(周期最长)的信号始终保持在CH1中 具体操作： 选择频率最低的信号Q2 CH1显示 触发信源选择 CH1 其它信号CP、Q1分别送 CH2显示 错误的操作： ①观察CP和Q1 ②观察CP和Q2
实验内容和要求 1．验证JK触发器的逻辑功能 3．同步或异步4分频电路* 4．设计同步时序脉冲产生器 5．设计同步三分频电路 （要验收波形） 用示波器观察和记录CP、Q1、Q2的波形 4．设计同步时序脉冲产生器 用示波器观察和记录CP、Q1、Q2和L的波形 5．设计同步三分频电路 （要验收波形）
注意事项 1．电源（VDD=＋5V、VSS=地） 2．输出端切忌短路、线与！ 3．多余输入端处理方法——不能悬空 核对无误，再接入！ 2．输出端切忌短路、线与！ 3．多余输入端处理方法——不能悬空 CMOS与非门、与门：接+5V CMOS或非门、或门：接地 4．芯片管脚图（4011见389页）
芯片管脚图 MC14027 CD4027 MC14011 CD4011 MC14023 CD4023 见389页