实验七 计数器及其应用 一.实验目的 1.掌握中规模集成计数器的使用方法和功能测试方法 2. 运用集成计数器构成任意模值计数器 3. 掌握集成计数器的级连和功能扩展技术
二.实验原理 1. 中规模十进制计数器 本实验采用74LS192同步十进制可逆计数器。逻辑符号及引脚排列如图。 74LS192 QA QB 16 15 14 13 12 11 10 9 VDD A Cr 0B 0C LD C D QA QB QC QD CP- OC 74LS192 74LS192 OB CP+ Cr A B C D LD B QB QA CP- CP+ QC QD VSS 1 2 3 4 5 6 7 8
CP+加法计数时钟输入；CP-减法计数时钟输入。 0C为进位输出，进入1001状态后有负脉冲输出。 引脚说明： Cr异步清0，高有效； 异步预置，低有效。 CP+加法计数时钟输入；CP-减法计数时钟输入。 0C为进位输出，进入1001状态后有负脉冲输出。 0B为借位输出，进入0000状态后有负脉冲输出。 功能如表： CP+ CP- LD Cr QD QC QB QA × × 1 1 0 0 D C B A × × 0 0 1 1 8421BCD加法计数 减法计数 1 1 0 保 持 1 1 1 0
2. 74LS192的级连扩展 当计数模值＞10时，需要多个计数器级连使用。其方法是用前级进位输出0C接后级的CP+，构成加法计数。 QA QB QC QD QA QB QC QD CP+ 0C 74LS192 74LS192 CP+ A B C D A B C D
同理,也可以用两片74LS192实现100进制减法计数器,然后再利用反馈清0法和反馈置数法构成模值≤100的任意进制减法计数器.见下图. QA QB QC QD QA QB QC QD 0B 74LS192 0B 74LS192 CP- CP- A B C D A B C D
3. 用74LS192实现任意模值 下图分别给出了用反馈清0法和反馈置数法构成的六进制加计数器。 反馈置数法的六进制计数器 ＆ QA QB QC QD ＆ QA QB QC QD CP+ D Cr LD A B C CP+ 反馈置数法的六进制计数器 反馈清0法的六进制计数器
例：用74LS192实现24进制加法计数器 利用反馈置数法实现24进制计数器 QA QB QC QD QA QB QC QD CP+ ＆ LD A B C D LD 利用反馈置数法实现24进制计数器
例：用74LS192实现24进制减法计数器 1 1 QA QB QC QD QA QB QC QD 74LS192 OB 74LS192 CP- A B C CP- D LD A B C D LD ≥1 1 1
三. 实验内容 1.测试74LS192的逻辑功能 CP+由单次脉冲源提供。Cr、 、A、B、C、D分别接逻辑开关，QD、QC、QB、QA四个输出端接译码显示输入相应插口A、B、C、D。0C和0B接逻辑电平的显示插口。按功能表逐项测试并判断芯片的功能是否正常。 ① 清0 — 令Cr=1，其他输入端为任意态，此时QD～QA全0，译码数字显示为0。清0后，置Cr=0。 ② 置数 — Cr=0，CP-和CP+任意，A、B、C、D输入任意一组二进制数，令 =0，观察译码显示输出，预置功能是否完成，此后置 =1。
3. 用两片74LS192组成100进制减法计数器，输入1HZ连续计数脉冲，进行99～00递减计数并显示。 ③ 加法计数 — Cr=0， =CP-=1，CP+接单次脉冲源。清0后送入10个单次脉冲，观察译码数字显示是否按照8421BCD码十进制状态转换，输出状态变化是否发生在CP+的上升沿。 ④ 减法计数 — Cr=0， = CP+=1，CP-接单次脉冲源，参照③ 进行实验。 2. 用两片74LS192组成100进制加法计数器，输入1HZ连续计数脉冲，进行00～99累加计数并显示。 3. 用两片74LS192组成100进制减法计数器，输入1HZ连续计数脉冲，进行99～00递减计数并显示。 4. 用74LS192设计一个60进制加法计数器并搭接电路实验之。