4.4 计数器 4.4.1　同步二进制计数器 4.4.2　同步十进制计数器 4.4.3　异步计数器 2019/5/16

复习 时序逻辑电路的特点？ 寄存器分类？ ８位二进制数码需几个触发器来存放？ 2019/5/16

计数器概述 计数器：用以统计输入时钟脉冲CP个数的电路。 计数器的分类： 1．按计数进制分 　　计数器的分类： 　　1．按计数进制分 二进制计数器：按二进制数运算规律进行计数的电路称作二进制计数器。 十进制计数器：按十进制数运算规律进行计数的电路称作十进制计数器。 任意进制计数器：二进制计数器和十进制计数器之外的其它进制计数器统称为任意进制计数器。 　　二进制计数器是结构最简单的计数器，但应用很广。

加法计数器：随着计数脉冲的输入作递增计数的电路称作加法计数器。 减法计数器：随着计数脉冲的输入作递减计数的电路称作减法计数器。 　　2．按数字的变化规律 加法计数器：随着计数脉冲的输入作递增计数的电路称作加法计数器。 减法计数器：随着计数脉冲的输入作递减计数的电路称作减法计数器。 加/减计数器：在加/减控制信号作用下，可递增计数，也可递减计数的电路，称作加/减计数器，又称可逆计数器。 也有特殊情况，不作加/减，其状态可在外触发控制下循环进行特殊跳转，状态转换图中构成封闭的计数环。 　　3．按计数器中触发器翻转是否同步分 异步计数器：计数脉冲只加到部分触发器的时钟脉冲输入端上，而其它触发器的触发信号则由电路内部提供，应翻转的触发器状态更新有先有后的计数器，称作异步计数器。 　　同步计数器：计数脉冲同时加到所有触发器的时钟信号输入端，使应翻转的触发器同时翻转的计数器，称作同步计数器。 2019/5/16

返回 4.4.1 同步二进制计数器 同步计数器中，各触发器的翻转与时钟脉冲同步。 同步计数器的工作速度较快，工作频率也较高。 4.4.1　同步二进制计数器 返回 同步计数器中，各触发器的翻转与时钟脉冲同步。 同步计数器的工作速度较快，工作频率也较高。 1．同步二进制加法计数器 　 （1）设计思想： 　　① 所有触发器的时钟控制端均由计数脉冲CP输入，CP的每一个触发沿都会使所有的触发器状态更新。 　　② 应控制触发器的输入端，可将触发器接成T触发器。 　　当低位不向高位进位时，令高位触发器的T＝0，触发器状态保持不变； 　　当低位向高位进位时，令高位触发器的T=1，触发器翻转，计数加1。 2019/5/16

（2）当低位全1时再加1，则低位向高位进位。 1＋1＝1 11＋1＝100 111＋1＝1000 1111＋1＝10000 …… 　1＋1＝1 　11＋1＝100 　111＋1＝1000 　1111＋1＝10000 　…… 　可得到T的表达式为： T0=J0=K0=1 T1=J1=K1= Q0 T2=J2=K2= Q1Q0 T3=J3=K3= Q2Q1Q0 2019/5/16

4位二进制加法计数器的状态转换表 CP顺序 Q3 Q2 Q1 Q0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 　4位二进制加法计数器的状态转换表 CP顺序 Q3 Q2 Q1 Q0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 2019/5/16

4位同步二进制加法计数器的时序图 2019/5/16

T0=J0=K0=1 T1=J1=K1= Q0 T2=J2=K2= Q1Q0 T3=J3=K3= Q2Q1Q0 4位同步二进制加法计数器 2019/5/16

① 所有触发器的时钟控制端均由计数脉冲CP输入，CP的每一个触发沿都会使所有的触发器状态更新。 2．同步二进制减法计数器 　 （1）设计思想： 　　① 所有触发器的时钟控制端均由计数脉冲CP输入，CP的每一个触发沿都会使所有的触发器状态更新。 　　② 应控制触发器的输入端，可将触发器接成T触发器。 　　当低位不向高位借位时，令高位触发器的T＝0，触发器状态保持不变； 　　当低位向高位借位时，令高位触发器的T=1，触发器翻转，计数减1。 2019/5/16

（2）触发器的翻转条件是：当低位触发器的Q端全1时再减1，则低位向高位借位。 10－1＝1 100－1＝11 1000－1＝111 10000－1＝1111 　…… 　可得到T的表达式为： 2019/5/16

4位二进制减法计数器的状态转换表 CP顺序 Q3 Q2 Q1 Q0 0 0 0 0 1 1 1 1 1 2 1 1 1 0 3 1 1 0 1 4 1 1 0 0 5 1 0 1 1 6 1 0 1 0 7 1 0 0 1 8 1 0 0 0 9 0 1 1 1 10 0 1 1 0 11 0 1 0 1 12 0 1 0 0 13 0 0 1 1 14 0 0 1 0 15 0 0 0 1 16 2019/5/16

将加法和减法计数器综合起来，由控制门进行转换，可得到可逆计数器。 3．同步二进制可逆计数器 　　将加法和减法计数器综合起来，由控制门进行转换，可得到可逆计数器。 S为加／减控制端 S=1时，加法计数 S=0时，减法计数 4位同步二进制可逆计数器 2019/5/16

4.4.2　同步十进制计数器 1．同步十进制加法计数器 如图4.3.6所示十进制计数器是由4个JK触发器和两个进位门组成，4个触发器受同一个CP控制，CO是向高位进位的输出信号。 2019/5/16

2019/5/16

2．同步十进制减法计数器 电路组成，如图4.3.9所示。 2019/5/16

2019/5/16

3．集成同步十进制可逆计数器 同步十进制可逆计数器74HC192的外引线排列图如图4.3.11所示，功能表可参考74HC193的功能表。它具有双时钟端CPD和CPU，CPD为减计数端，CPU为加计数端,CR为清除端，高电平有效，为置数端，低电平有效。 2019/5/16

4． 同步N进制计数器 除了二进制计数器和十进制计数器，还有其它进制的计数器，比如三进制、五进制、六进制计数器等，我们称之为任意进制计数器，简称N进制计数器。 2019/5/16

如图4.3.12（a）、（b）、（c）图分别为三进制、五进制、十一进制计数器的逻辑图，现以（a）图所示三进制计数器为例来分析它的逻辑功能。 2019/5/16

5．集成计数器的级联使用 由于计数器的绝大多数产品都是二进制、十进制，其它产品的数量较少，为了构成任意N进制计数器，经常采用已有的集成计数器级联组合成，常用的方法有以下几种。 （1）简单连接法 将两个计数器首尾相连，构成一个新的计数器，此计数器的模为两个计数器模的乘积。具体的连接方法是：低位的进位作为高位的计数信号。比如用两个模10进制计数连接可得模100计数器，连接如图4.3.14所示。 2019/5/16

（2）反馈归零法 此方法适用于当N进制计数转换为M进制计数器时，M<N的情况。具体方法是：设N进制计数器初始状态为S0，开始计数后，经过M个脉冲，计数状态为SM，让SM通过某辅助电路译码，产生异步清零信号，加至计数器清零端，强制复位。如图4.3.15为将现有的十进制计数器构成七进制计数器连接图。 2019/5/16

（3）输入端控制法 利用N进制计数器实现M进制计数器的方法还有输入端控制法。具体方法是：在N进制计数器的输入端输入一组固定二进制数码，使计数器跳过N—M个状态，实现M进制计数。比如利用十进制计数器实现七进制计数功能，连接电路如图4.3.16所示。 2019/5/16

返回 4.4.3 异步计数器 异步计数器的计数脉冲没有加到所有触发器的CP端。 4.4.3 异步计数器 　　异步计数器的计数脉冲没有加到所有触发器的CP端。 　　当计数脉冲到来时，各触发器的翻转时刻不同。　　分析时，要特别注意各触发器翻转所对应的有效时钟条件。 　　异步二进制计数器是计数器中最基本最简单的电路，它一般由接成计数型的触发器连接而成，计数脉冲加到最低位触发器的CP端，低位触发器的输出Q作为相邻高位触发器的时钟脉冲。 2019/5/16

必须满足二进制加法原则：逢二进一（1+1=10，即Q由1→0时有进位。） 组成二进制加法计数器时，各触发器应当满足： 1．异步二进制加法计数器 　　必须满足二进制加法原则：逢二进一（1+1=10，即Q由1→0时有进位。） 　　组成二进制加法计数器时，各触发器应当满足：　　 ① 每输入一个计数脉冲，触发器应当翻转一次（即用T′触发器）； 　　② 当低位触发器由1变为0时，应输出一个进位信号加到相邻高位触发器的计数输入端。 2019/5/16

（1）JK触发器构成的3位异步二进制加法计数器（用CP脉冲下降沿触发） ① 电路组成 ② 工作原理 2019/5/16

③ 计数器的状态转换表 3位二进制加法计数器状态转换表 CP顺序 Q2 Q1 Q0 等效十进制数 0 0 0 1 0 0 1 2 0 1 0 2019/5/16 ③ 计数器的状态转换表 　 3位二进制加法计数器状态转换表 CP顺序 Q2 Q1 Q0 等效十进制数 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 2019/5/16

④ 时序图 　　3位二进制加法计数器的时序图 2019/5/16

圆圈内表示Q2Q1Q0的状态 ⑤ 状态转换图 用箭头表示状态转换的方向 　　 3位二进制加法计数器的状态转换图 2019/5/16

⑥ 结论 　如果计数器从000状态开始计数，在第八个计数脉冲输入后，计数器又重新回到000状态，完成了一次计数循环。所以该计数器是八进制加法计数器或称为模8加法计数器。 　　如果计数脉冲CP的频率为f0，那么Q0输出波形的频率为1/2f0，Q1输出波形的频率为1/4 f0，Q2输出波形的频率为1/8 f0。这说明计数器除具有计数功能外，还具有分频的功能。 2019/5/16

（2）由D触发器构成的3位异步二进制加法计数器（用CP脉冲上升沿触发） (a) 电路图 （b）时序图 2019/5/16

必须满足二进制数的减法运算规则：0-1不够减，应向相邻高位借位，即10-1＝1。 组成二进制减法计数器时，各触发器应当满足： 2．异步二进制减法计数器 　　必须满足二进制数的减法运算规则：0-1不够减，应向相邻高位借位，即10-1＝1。 　　组成二进制减法计数器时，各触发器应当满足：　　 ① 每输入一个计数脉冲，触发器应当翻转一次（即用T′触发器）； 　　② 当低位触发器由0变为1时，应输出一个借位信号加到相邻高位触发器的计数输入端。 2019/5/16

（1）JK触发器组成的3位异步二进制减法计数器 （用CP脉冲下降沿触发）。 (a)逻辑图 ( b)时序图 2019/5/16

3位二进制减法计数器状态表 CP顺序 Q2 Q1 Q0 等效十进制数 0 0 0 1 1 1 1 7 2 1 1 0 6 3 1 0 1 5 0 0 0 1 1 1 1 7 2 1 1 0 6 3 1 0 1 5 4 1 0 0 0 1 1 0 1 0 0 0 1 8 2019/5/16

圆圈内表示Q2Q1Q0的状态 用箭头表示状态转换的方向 　　3位异步二进制减法计数器的状态转换图 2019/5/16

（2）D触发器构成的3位异步二进制减法计数器 （用CP脉冲上升沿触发）。 2019/5/16

① N位异步二进制计数器由N个计数型（T′）触发器组成。 　　异步二进制计数器的构成方法可以归纳为： 　　① N位异步二进制计数器由N个计数型（T′）触发器组成。 　　②若采用下降沿触发的触发器 　　加法计数器的进位信号从Q端引出 　　减法计数器的借位信号从Q端引出 　　若采用上升沿触发的触发器 　　加法计数器的进位信号从Q端引出 　　减法计数器的借位信号从Q端引出 　　N位二进制计数器可以计2N个数，所以又可称为2N进制计数器。 2019/5/16

缺点：进位（或借位）信号是逐级传送的，工作频率不能太高； 　　异步二进制计数器的优点：电路较为简单。 　　缺点：进位（或借位）信号是逐级传送的，工作频率不能太高； 　　状态逐级翻转，存在中间过渡状态 。 　　状态从111→000的过程？ 　　111→110 →100 → 000 2019/5/16

3．中规模集成异步计数器 中规模集成异步计数器种类很多。74LS290是常见的异步二—五—十进制计数器。它能实现异步二进制、五进制、十进制计数功能。它的功能很强，可以灵活的组成其它各种进制计数器。 2019/5/16

　　部分常用集成计数器 2019/5/16

返回 异步2—5—10进制计数器74LS290 1. 74LS290的外引脚图、逻辑符号及逻辑功能 输出 CP输入 异步置数 (a) 外引脚图 (b) 逻辑符号

　 74LS290功能表 CP0-Q0 2进制 CP下降沿有效 CP1-Q3Q2Q1 5进制 2019/5/16

返回 2．基本工作方式 （1）二进制计数：将计数脉冲由CP0输入，由Q0输出 二进制计数器 计数顺序 计数器状态 CP0 Q0 1 2 1 2 二进制计数器 2019/5/16

（2）五进制计数：将计数脉冲由CP1输入，由Q3 、Q2、 Q1 输出 2．基本工作方式 （2）五进制计数：将计数脉冲由CP1输入，由Q3 、Q2、 Q1 输出 计数顺序 计数器状态 CP1 Q3 Q2 Q1 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 五进制计数器 2019/5/16

（3） 8421BCD码十进制计数：将Q0与CP1相连,计数脉冲CP由CP0输入 2．基本工作方式 （3） 8421BCD码十进制计数：将Q0与CP1相连,计数脉冲CP由CP0输入 计数 计 数 器 状 态 顺序 Q3 Q2 Q1 Q0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 8421BCD码十进制计数器 五进制 二进制 2019/5/16

（4） 5421BCD码十进制计数：把CP0和Q3相连，计数脉冲由CP1输入 2．基本工作方式 （4） 5421BCD码十进制计数：把CP0和Q3相连，计数脉冲由CP1输入 计数 计 数 器 状 态 顺序 Q0 Q3 Q2 Q1 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 1 0 0 0 6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 9 1 1 0 0 10 5421BCD码十进制计数器 二进制 五进制 2019/5/16

附：用级联（相当于串行进位）法实现N进制计数器的方法（异步）。 　　课堂讨论：级联法实现更大容量计数器时，计数器的顺序如何？ 　　这样构成的N进制计数器的计数状态将保留M1进制计数器的特点。 2019/5/16

返回 3．应用举例 （1）利用脉冲反馈法获得N进制计数器 用S0，S1，S2…，SN表示输入0，1，2，…，N个计数脉冲CP时计数器的状态。 　　N进制计数器的计数工作状态应为N个：S0，S1，S2…，SN-1 　　在输入第N个计数脉冲CP后，通过控制电路，利用状态SN产生一个有效置0信号，送给异步置0端，使计数器立刻置0，即实现了N进制计数。 课堂讨论：异步置0时状态SN出现的时间有多久？ 时间极短（通常只有10ns左右） 2019/5/16

当计数器出现0111状态时，计数器迅速复位到0000状态，然后又开始从0000状态计数，从而实现0000～0110七进制计数。 ① 构成七进制计数器 　先构成8421BCD码的10进制计数器； 　再用脉冲反馈法，令R0B＝Q2Q1Q0实现。 　当计数器出现0111状态时，计数器迅速复位到0000状态，然后又开始从0000状态计数，从而实现0000～0110七进制计数。 2019/5/16 七进制计数器

当计数器出现0110状态时，计数器迅速复位到0000状态，然后又开始从0000状态计数，从而实现0000～0101六进制计数。 ② 构成六进制计数器 　先构成8421BCD码的10进制计数器； 　再用脉冲反馈法，令R0A＝Q2、R0B＝Q1。 当计数器出现0110状态时，计数器迅速复位到0000状态，然后又开始从0000状态计数，从而实现0000～0101六进制计数。 六进制计数器 2019/5/16

计数器的级联是将多个集成计数器（如M1进制、M2进制）串接起来，以获得计数容量更大的N（=M1×M2）进制计数器。 　（2）构成大容量计数器 　　①先用级联法 　　计数器的级联是将多个集成计数器（如M1进制、M2进制）串接起来，以获得计数容量更大的N（=M1×M2）进制计数器。 　　一般集成计数器都设有级联用的输入端和输出端。 　　异步计数器实现的方法：低位的进位信号→高位的CP端 　②再用脉冲反馈法 2019/5/16

先将两片接成8421BCD码十进制的CT74LS290级联组成10×10=100进制异步加法计数器。 10进制计数器的进位信号？ 再将状态“0010 0011”通过反馈与门输出至异步置0端，从而实现23进制计数器。 1001→ 0000时Q3有下降沿。 0011 0010 2019/5/16 74LS290构成二十三进制计数器