电子技术 数字电路部分 第九章 可编程逻辑器件

第九章 可编程逻辑器件 §9.1 概述 §9.2 可编程逻辑器件的构成 §9.3 PAL可编程阵列逻辑 §9.4 GAL通用阵列逻辑 §9.1 概述 §9.2 可编程逻辑器件的构成 §9.3 PAL可编程阵列逻辑 §9.4 GAL通用阵列逻辑 §9.5 CPLD 复杂可编程器件 §9.6 FPGA 现场可编程阵列

§9.1 概述 按逻辑功能数字电路可分为: 1. 通用型: TTL74系列、CMOS4000系列等 每个器件的逻辑规模小，功耗相对比 §9.1 概述 按逻辑功能数字电路可分为: 1. 通用型: TTL74系列、CMOS4000系列等 每个器件的逻辑规模小，功耗相对比 较大，用其构成的系统布线复杂，占 用PCB ( Printed Circuit Board) 板面积大。

2。专用型：为专门限定的产品或应用设计 的产品 ASIC-----Application Specific integrated Circuit 专用型比通用型用量少，因而设计成本与 制造成本都高，

全定制 半定制 PLD 用户不可改 ASIC 硬件的软化设计 3。CPLD--complex 4。FPGA--Field Gate 2. GAL--Generic 1.PAL--Array logic HCPLD EPLD

硬件的软化设计 一个器件的逻辑功能可以通过编程来 配置.

ISP--In System programmer技术 这种技术指的是:只要把器件插入系统内部的 电路板上,就能对其进行编程或再编程,从而使 电子系统具有极强的灵活性和适用性. 这类器件是用E2PROM 或FLASH MEMORY 存储编程信息的.

ICR ---In Circuit Reconfigurability 这类器件利用SRAM存储信息,不需要在编 程器上编程,可直接在PCB上对器件编程. 通常编程信息存于外附加的EPROM,E2PROM 或软硬盘上,在系统工作之前,先将存于器件外 的编程信息输入到器件内的SRAM里,然后器件 才开始工作.

§9.2.1可编程器件的构成： 逻辑单元阵列 门 反相器、触 发器、宏单元 联线资源 I/O 单元 可编程局部 互联资源 此阵列可编程 为所需得逻辑功能组合 此为可编程的 开关阵列

PLD中逻辑器件的符号: 1.互补缓冲器 2.固定连接 3.编程连接 A A A 4.被擦除

5.与逻辑 & Z=ACE A C Z=A+C+E A C B C D E 6.或逻辑 Z=A+C+E A B C D E 

§9.3 PAL 可编程与阵列、固定的或阵列和输出反馈 单元构成。沿用了prom中的熔丝式双极型 工艺。它又分为： PAL 1。基本与或阵列型

PAL 2。可编程输入/输出型 它具有三态输出缓冲器和反馈缓冲器。因而 1〕可构成简单的触发器 2〕输入输出端的数目可根据实际需要来配 置即提供双相输入/输出功能. 适于用来设计编码、译码器、数据选择器。也 可用来做串行数据移位。

PAL 3。带反馈的寄存型结构 在可编程输入/输出型的基础上加了一个 D触发器以及共用时钟和共用输出使能端 因此，它具有记忆功能 可构成计数器、移位寄存器等同步是序逻辑

PAL 4。带异或的寄存器型结构 8个乘积项分两组相或，然后作异或运算 在带反馈的寄存型结构基础上，将其内部 可使一些时序电路设计得到简化

PAL 5。算术选通反馈型结构 在带异或的寄存器型结构基础上，将输入 信号B与反馈信号A经算术选通后，再加到 与阵列的输入端。 用于实现加、减、大于、小于等算术运算

 & A B 1 A+B 算术选通 A A B A B A B

PAL 6.异步可编程寄存器输出型结构 器件内部的D触发器的CP端、S端与R端 均由专用乘积项单独编程控制。而D端的电平 由极性控制输入决定。 适合于设计复杂异步时序逻辑电路

极性控制－－用异或门来实现 1 1  1  1 ＝1 1 ＝1 或门 异或门 1 输出高电平有效 输出低电平有效

§9.4 GAL…Generie Array Logic FPAL－Field Programmable Logic Array PAL型GAL ISP型GAL FPLA型GAL FPAL－Field Programmable Logic Array

PAL型GAL PAL +OLMC+ILMC+BLMC = GAL Output logic Macro cell 输出逻辑宏 Bury logic Macro Cell 隐埋逻辑宏 此逻辑单元不与I/O引出端相联

GAL 宏单元输出结构 在器件的输出与反馈通路中增加了多 路选择器，大大增强了输出和反馈的 灵活性

§9.5 CPLD 从内部结构来看,可分两大类: 由GAL发展而来,其主体仍 是与阵列和逻辑宏结构 CPLD 分区阵列结构

1.可配置逻辑模块CLB--Configurable §9.6 FPGA FPGA由以下四部分组成: 1.可配置逻辑模块CLB--Configurable 其逻辑功能可由用户规定 2.输入/输出模块IOB--Input/output Blocks 它提供了内部逻辑和外部封装之间的接口 DIP--双列直插 SMT--表面安装

Interconnnect Capital Resource IR 3.互联资源ICR-- Interconnnect Capital Resource 金属布线 可编程开关点阵 switching matrices SM 编程连接点 programmable interconnect point PIP 如何联由一组编程控制信号决定，从而也就决定了 该芯片输入输出之间的逻辑关系 4.可配置的SRAM 存放编程数据

总结：从电路原理图可得知: PAL----输出结构固定,只能一次编程 GAL ---- 增加了输出宏,使编程更灵活 与阵列可编程 或阵列固定 没有独立的或阵列.或门放在OLMC中了

用可编程互联的方法连在一起的逻辑单元阵列 CPLD---增加了与或规模,输出宏数目,再新增了 隐埋逻辑宏,开关矩阵. 编程数据存在: EEprom 中 FPGA--- 用可编程互联的方法连在一起的逻辑单元阵列 编程数据存在: SRAM中 配Eprom一起用

现在的电子设备，单纯用模拟电路实现的少， 一般都是： 微弱信号放大 采用模拟电路 高速数据采集 大功率输出 信号处理 采用数字电路 CPU, MEMORY,PLD 控制

以至现在许多电子系统仅由三种标准器件构成: 1. CPU 微处理器 2. MEMORY 存储器 3.CPLD 、FPGA 可编程器件

门级仿真 功能验证 布局布线 TOP---DOWN HDL作功能描述 逻辑综合 Logic Synthsis 门级仿真 功能验证 布局布线 TOP---DOWN 器件实现

TOP-- DOWN设计方法的优点: 1.从功能描述开始,到物理实现,这个过程符合 人的设计思维。 2。功能设计可完全独立于物理实现。HDL 可不含任何 器件的物理信息，到最后才 选器件。 3。设计可再利用，设计结果完全可以以一种 知识产权的方式用于不同的产品设计中。

采用TOP－DOWN的设计其结果 的优劣取决于三个因素： 1。描述手段 ：VHDL、Verilog 2。设计方法: Style 要经验 3。设计工具

电子技术 数字电路部分 第九章 结束

原理图输入 网表转换 布局布线 器件实现 厂商元件库 门级仿真 功能验证 传统设计

PLA 基本逻辑结构是与、或两级可编程逻辑阵列 适用于设计组合逻辑电路

Output macro logic cell §9.2.2基于与/或阵列的三种PLD 1. EPROM 2.PLA---- Programmable Array Logic 3.PAL---- Programmable Array Logic PAL +OMLC = GAL---Generic Array Logic Output macro logic cell

ASIC 全定制 半定制 1。门阵列- gate array 2。标准单元--stander cell 3。PLD--programmable 4。CPLD--complex 5。FPGA--flexib 用户不可改 硬件的软化设计 HCPLD