Combinational Logic Circuit

Presentation on theme: "Combinational Logic Circuit"— Presentation transcript:

1 Combinational Logic Circuit
第2章 组合逻辑电路 Combinational Logic Circuit 2.1 引言 2.2 门电路 2.3 常用的中规模组合逻辑电路 2.4 运算器与ALU 2.5 组合逻辑电路中的竞争与冒险问题

2 2.1 组合逻辑引言 组合逻辑的概念 组合逻辑函数的输出状态取决于所有输入的状态“逻辑组合”。 如与非、与或逻辑等。 组合逻辑电路的特点：
1）电路的输出只是和输入的当前状态有关，和过去的状态无关。 2）区别于时序电路：和过去的状态有关。

3 组合逻辑：电路的输出只是和当前状态有关，和过去的状态无关。
a b c 理想情况：门电路没有延迟 a b c Fig 2-24 2-input AND gate Ideal(zero) delay t0 t1 t2 t3

4 组合逻辑：电路的输出只是和当前状态有关，和过去的状态无关。
a b 实际情况：门电路存在延迟 c a b c tpD=tpLH=tpHL

5 组合逻辑：电路的输出只是和当前状态有关，和过去的状态无关。
a b c 实际情况：门电路存在延迟 前沿延迟与后沿延迟不相等 a b c tpLH<tpHL

6 典型的组合逻辑电路 （1）门电路 （Gates） （2）译码电路 （Decoders） 编码电路 （Encoders）
（3）数据选择电路 （Multiplexer）（多路开关） 或数据选择器 （Data Selector） （4） 加法器 （Adders） 算术逻辑单元 ( Arithmetic Logic Units ) （5）奇偶校验电路 参考讲义：第3章前三节，第4章

7 集成电路的分类 按功能分：数字电路、线性电路（模拟电路）两大类 数字电路：从门电路到微处理器、存储器等多种
按半导体制造工艺： 双极型(TTL,LTTL,STTL,LSTTL,ECL…) MOS(PMOS,NMOS,CMOS,BiCMOS…) 目前最常用的工艺: CMOS（互补金属氧化物半导体） 按封装（外形）分：双列直插、表面封装、BGA(Ball Grid Array) 两大类工艺技术的特点： 速度 功耗 集成度 TTL(晶体管晶体管逻辑） 快 大 低 MOS（金属氧化物半导体） 慢 小 高

8

9

10 集成电路发展历史 “集成电路” (IC)是相对“分立原件”而言的，是所有以半导体工艺将电路集成到一块芯片的器件总称。
半导体制造工艺的发展带动了集成电路的更新换代。 VLSI时代存储器件制造工艺带动了整个微处理器的更新换代。 摩尔定律：每18个月集成度翻一翻。 集成电路内部的连线宽度是主要的指标: 0.8 m, 0.35 m, 0.25m, 0.18m,0.13 m …….

11 集成电路发展历史（续） （1） Small Scale IC （SSI） 小规模 IC 1965年 规模： 10个门/片电路以下
规模： 个门/片电路以下 主要产品： 门电路 触发器（Flip Flop）

12 集成电路发展历史（续） （2） Medium Scale IC （MSI） 中规模 IC 1970年 规模：10－100个门/片
主要产品：逻辑功能部件 4位ALU（8位寄存器）

13 集成电路发展历史（续） （3）Large Scale IC （LSI） 大规模 IC 1976年 规模：100－1000个门/片
主要产品：规模更大的功能部件 存储器，8位CPU

14 集成电路发展历史（续） （4）Very large Scale IC （VLSI） 超大规模 IC 80年代初 规模： 1000个门以上
多个子系统集成

15 集成电路发展历史（续） （5）Ultra large Scale IC （ULSI） 甚大规模IC（微处理器等） 每隔18个月，集成度翻一翻
价格1/2 品种多 性能高

16 2.2 门 (Gate)电路 构成数字逻辑电路的基本元件
门电路的逻辑功能 典型与非门电路结构 与非门电路的外特性与级连 集电极开路（OC）与非门 三态门

17 实际的与非门器件 1 7 14 8 1 7 14 8 74LS30 8输入与非门 74LS00 2输入4与非门

18 与非门（NAND——NOT-AND） 功能：实现用“0”封锁电路，其中C为控制端 P C F A B F C

19 与或非门（AND-OR-INVERT） 实现“与或非”逻辑 + A B F C D

20 与或非门应用(一） 实现封锁 E=1 F= 0 实现封锁 + A B F C D E

21 与或非门应用（二） 数据选择 当S＝1时，A被选中 F + A C S 当S＝0时，C被选中

22 关于门电路的几点说明 先”与”后”非”和先”非”后”或”等价 先”或”后”非”和先”非”后”与”等价 P P F F C C P P F F
+ P C F + P C F

23 正逻辑与负逻辑 在逻辑电路中，常把电平的高、低和逻辑0、1联系起来，若H=1,L=0, 称正逻辑；若H=0,L=1, 称负逻辑。
在本课程中，一律采用正逻辑。 1 R 输出信号 输入信号 S 1 正逻辑 负逻辑

24 正逻辑与负逻辑 A B F L L H L L H H H H L A B F 0 0 1 0 0 1 1 1 1 A B F 1 1
功能表 正逻辑 负逻辑 A B F L L H L L H H H H L A B F 0 0 1 0 0 1 1 A B F 1 1 0 1 1 0 0 0 1

25 2.2 门电路 门电路的逻辑结构 典型TTL与非门电路工作原理 与非门电路的外特性与级连 集电极开路(OC)与非门 三态门

26 最简单的二值逻辑——开关 1 R 输出信号 输入信号 S 正逻辑 开关打开，V0＝“H” 开关闭合，V0＝“L”

27 晶体管的工作状态 c b e c b e c b e + - 放大状态 Vb=0.7v, Ic = Ib 饱和状态
Ic <  Ib ,Vb=0.7v, Vc=0.3v, 截止状态 Vb<0.7v, Ib=0, Ic=0,

28 双极型三极管的输入特性 + - iB Vbe Von=0.7 输入特性

29 双极型三极管的输出特性 β＝ 5 放 30uA + 大 20uA - 区 Ic Ib VcE(V) Ic(mA) 50uA 饱和区 40uA
5 4 3 2 1 饱和区 Ic(mA) 截止区 50uA 40uA 30uA 20uA 10uA Ib=0 VcE(V) 放 大 区 Ic + - β＝ Ib

30 导通状态可以是放大状态，也可以是饱和状态
晶体管的开关状态 c b e c b e 放大状态 Vb=0.7v, Ic = Ib c b e 饱和状态 Ic <  Ib ,Vb=0.7v, Vc=0.3v, 截至状态 Vb<0.7v, Ib=0, Ic=0, 导通状态可以是放大状态，也可以是饱和状态

31 典型的五管TTL“与非门” Vcc=5V Input A B Output Y GND 典型的电路，优美的作品！只分析原理，不讲如何设计。

32 与非门工作原理：(输入为低) 设：”L”=0.1V， ”H”=3.6V VA=”L”， VB=”H”，
Vcc=5V A “L” B “H” “H” 设：”L”=0.1V， ”H”=3.6V VA=”L”， VB=”H”， IR1流向A, 其电流为IA＝IIL ＝(Vcc-Vbe1-VA)/R1=1.4 mA Vb1=VA+Vbe1=0.8V，Ic1很小，T1深饱和， Vc1=VA+Vces1=0.1 V +0.3 V =0.4 V ，导致T2， T5截止， Vc2≈Vcc， T3，T4导通 输出电压 :V0h=Vc2-Vbe3-Vbe4=3.6 V 输出电流 Ioh :从T4向外流。

33 与非门工作原理：(输入为高) VA=VB=”H”=3.6V IR1全部流向T2基极 输入漏电流IIH，从多发射极流入
“L” VA=VB=”H”=3.6V IR1全部流向T2基极 输入漏电流IIH，从多发射极流入 T2 , T5饱和, T2基极的电压为1.4v, T2发射极(T5基极)的电压 为0.7V。由于T5饱和，所以： 输出电压: VoL =Vces5=0.1~0.3V =”L” 输出电流 IoL：从外电路流向T5 由于T2饱和,所以T2集电极的电压为1V,T3,微导通， T4 截止 T3-T4称“1”输出级，T5称“0”输出级，组成推-拉式输出结构，又称图腾柱结构（Totem）输出 图腾柱

34 与非门结构 T2 T1 与 A B Y 基极输入，集电极输出，反相 基极输入，发射极输出，同相 T5 “1”驱动极 T3,T4 分相器
“0”驱动极 基极输入，集电极输出，反相 基极输入，发射极输出，同相

35 逻辑门由高变低和由低变高的快慢对计算机运行速度的影响
A B F AB F t1 t1 AB F t1 t1 假设tc1=30ns, tc2=5ns, t1 =10ns,第一种情况的速度为: 1109/(tc1 + t1)=25106Hz。第二种情况的速度为1109/(tc2 + t1)=66.7106Hz

36 开关特性 TTL线路有较快的开 关速度，原因 ：
输入由“1”跳至“0”时，因T1射极突跳至“0”，IR1流入T1射极，因T2，T5此时尚未脱离饱和，VC1仍为1.4V，T1处于放大状态，于是有很大的电流从T2基极流向T1，使T2基区存储电荷迅速消散，加快T2退出饱和，因而加快与非门输出由“0”向“1”的转换

37 开关特性 在T2由饱和向截止转换时，VC2升高，使T3、T4同时导通，“1”驱动级给尚未脱离饱和的T5提供很大集流，从而使T5迅速脱离饱和。在T5脱离饱和时，VC2抬高，Ib5随之减少，这时T5吸收不了由T3,T4流来的电流，它们大部分流向输出负载电容，使它迅速充电，加快输出电压上升 R3为T5基区电荷的逸散提供了通路，使T5截止过程加快

38 开关特性 描述开关特性的参数： TPLH，TPHL ，TPD (Propagation Delay)
TPD =(TPLH＋TPHL )/ （约3－5ns）

39 延迟时间的测量 CH1 CH2 CP OUT 红色波形为输入 白色波形是延迟后的

40 转移特性(VIN-VOUT关系曲线) 在曲线上，VOUT急剧下降时的VIN称：阈值电压VT， 或称门槛电压 VIN VOUT

41 直流参数 “0”输入电流 IIL<=1.6 mA “1”输出电流 I0H <=0.4 mA
“1”输出电压 Voh >=3V (10个负载) “1”输入电流 IIH <=40 uA “0”输出电流 I0L<=16 mA” “0”输出电压 VoL<=0.35V (10个负载) “0” “1” “1” “0

42 门电路级联：前一个器件的输出就是后一个器件的输入，后一个是前一个的负载，两者要相互影响。
“0” “1” “0” “1”

43 负载能力的计算 “1” IoH=N*IIH N=IoH/IIH=400 uA /40 uA =10

44 门电路级联 “0” IoL=N*IIL N=IoL/IIL=16mA/1.6mA=10

45 负载大于与非门承受能力 的状态分析（IOL）
T1 “0”  T5 T4  正常工作时，T5处于深饱和状态，T5的Vc=0.3v，Ic远小于 Ib 。当负载增大时，IOL 增大到Ic  Ib , T5将脱离饱和状态进入放大状态， Vc不能保持0.3v，将会增大，所以T5的输出就无法保持“低”的有效状态。

46 负载大于与非门承受能力 的状态分析（IOH）
T1 “1”  T3 T4 T2 Vcc R2  “1” 正常工作时，T3,T4处于导通状态，T3基极的电流非常小，R2上的压降可以忽略，所以T3基极的电压为5v。输出的电压为5v-0.7v-0.7v=3.6v。当负载（IOH)非常大时，R2上的电流也增大，R2上的压降也会增大，T3基极的电压会下降，所以输出的电压会降低。不能保持在3.6v左右。

47 结论 负载大于与非门承受能力时，低电平变高，高电平变低。与非门处于非正常工作方式，将会导致整个逻辑电路不能工作。

48 小结 与非门的工作原理 与非门的开关特性 与非门的转移特性 与非门的带负载能力

49 电路设计中 “线与” 在电路设计中经常需要一些逻辑电路的输出直接连接在一起，实现“线与”。 例如简单的中断逻辑示意。 “线与” CPU
int “线与” 外设1 外设2 外设3

50 “线与”的定义 如果把驱动电路A、B、C……的输出直接挂向总线，要求当某一驱动器向总线发送数据D时，其余驱动器OFF，输出均为“1”。这样，总线状态为各驱动器输出状态之“与”，即D·1·1·……=D，把这种与连接称为“线与”（Wired AND）。

51 普通与非门输出实现“线与”时 电流流向 T4 T5 1 2 普通与非门是否可以实现“线与”功能？

52 上面与非门的输入为“0”，T3和T4导通，与非门的输出为“1”。
为什么普通与非门输出不能直接连在一起 上面与非门的输入为“0”，T3和T4导通，与非门的输出为“1”。 下面与非门的输入为“1”，T2和T5导通，与非门的输出为“0”。 如果“线与”在一起，由于在Vcc和“地”之间形成了一个通路，流过这个通路的电流约为5v/100=50mA。这个电流数值以远远超过正常工作电流，将会损坏上面的T4或下面的T5。 “0” “1” “1” “0”

53 使用普通逻辑门实现“线与”时带来的问题 图腾输出结构的电路，是不能把它们的输出线与在一起的。否则，当一门电路的输出为“H”，另一为“L”时，有大电流从“H”端流向“L”端，电流太大，会烧坏与非门。

54 逻辑设计中遇到“线与”时怎么办？

55 集电极开路输出门电路 把T3、T4网络去掉，这种输出结构称为OC输出结构。这种 门电路称为OC门。线与时，输出回路间的电流通路不复存
在。电流都是由Vdd和RL 联合提供。一般RL 称为上拉电阻，阻值为1.5K,所以当线与的输出为低电平时，T5上的最大电流为5V/1.5K=3.3mA。不会损坏器件。 OUT

56 集电极开路输出与非门电路 由于OC门输出不是Totem结构，电路的上升延迟很大，这是因为： T5退饱和很慢
对输出负载电容的充电电流只能通过外接的RL来提供。因此，输出波形的上升沿时间很大。 采用OC门只适合速度较慢的电路，对于速度要求较快（例如CPU的数据总线），就不能使用OC门

57 问题：OC门是否可以和普通与非门实现“线与”？

58 设计速度较快“线与”逻辑需要采用三态门

59 三态门电路（ Tri-State Circuit ）的基本原理
三态门电路即保留了Totem输出结构，又具有OC门输出可以“线与”的特点 基本原理 当控制G=1时，电路是一个Totem结构的NAND 当G=0，T3、T4、T5均截止，NAND输出F=Z（高阻态）

60 三态电路 Tri-State Circuit
功能表 A B G F X Z 1 高阻态 A B 正常态 G

61 两种基本的三态NAND 功能表 1 Z X F A B G A B 功能表 1 Z X F A B G

62 两个三态门和总线相连 电路1、2只能有一个处于正常态 1 BUS 2 若要求D1向BUS传送，则应有： 若要求D2向BUS传送，则应有：

63 三态电路 Tri-State Circuit
若原来是D1向BUS传送，现在要改为D2向BUS 传送，如何实现这种转换？ 应使门1由正常态转为高阻态，快于门2由高阻态 转为正常态。 即有一短暂过程门1、2均处于高阻态。否则，门 1、2有一短暂过程均处于正常态，于是门1、2输 出间有很大的浪涌电流，从而影响BUS正常工作。

64 三态门的应用——双向总线驱动器 双向总线驱动器，又称收发器（Transceiver） E=“0”时，读操作， E=“1”时，写操作

65 普通门与三态门外部特性比较 IIL IIH IOL IOH VH VL IIZ IOZ 普通门 1.6mA 40μA 16mA 0.4mA
正常态 6.5mA Z态 5V 1.5V 0V IIZ IOZ

66 “0” “1” “0” “0” “0” “1” “1” “0” “0” “1” “1”
IOH IOZ IIH 总线为”1”态 BUS “0” 总线为”0”态 BUS IOL “0” IOZ IOZ IIL IIL IIZ “0” “1” “1” “0” “0” “1” “1”