第11章 触发器及时序逻辑电路 龚淑秋 制作.

Presentation on theme: "第11章 触发器及时序逻辑电路 龚淑秋 制作."— Presentation transcript:

1 第11章 触发器及时序逻辑电路 龚淑秋 制作

2 第11章 触发器及时序逻辑电路 11.1 RS触发器 11.2 JK触发器 11.3 D触发器 11.4 触发器功能的转换 11.5 寄存器
第11章 触发器及时序逻辑电路 11.1 RS触发器 11.2 JK触发器 11.3 D触发器 11.4 触发器功能的转换 11.5 寄存器 11.6 计数器 11.7 集成计数器

3 学完本章应掌握以下问题： 不需要掌握触发器的内部电路结构和原理。 1. 触发器的输出随输入如何变化？ 2. 触发器的输出在何时变化？
牢记 R-S、 JK 、D 及T 和T触发器的真值表。 逻辑符号 RD SD C Q K J 2. 触发器的输出在何时变化？ 上升沿触发还是下降沿触发？ 3. 触发器的初始状态如何设定？ 直接置位端和直接复位端。 不需要掌握触发器的内部电路结构和原理。

4 按功能分：有RS 触发器、D 型触发器、JK触发器、T 型等； 按触发方式划分：有电平触发方式、主从触发方式和边沿触发方式 。
概述 触发器的功能：形象地说， 它具有“一触即发”的功能。在输入信号的作用下，它能够从一种稳态 ( 0 或 1 )转变到另一种稳态 ( 1 或 0 )。 触发器的特点：有记忆功能的逻辑部件。输出状态不只与现时的输入有关，还与原来的输出状态有关。 触发器的分类： 按功能分：有RS 触发器、D 型触发器、JK触发器、T 型等； 按触发方式划分：有电平触发方式、主从触发方式和边沿触发方式 。

5 # 11.1 RS触发器 输入有4 种情况： 一、基本 RS 触发器 RD SD 反馈 反馈 两个输出端 0 0 0 1 1 0 1 1 &
RD SD 反馈 反馈 两个输出端 & G1 G2 输出Q和Q互为相反逻辑 所以只有两种状态： 两个输入端 Q=0 Q=1 “0”态 Q=1 Q=0 正是由于引入反馈，才使电路 具有记忆功能 ! “1”态 #

6 置“0”！ 输入RD=0, SD=1时 1 1 1 1 & & a b a b 1 1 1 1 1 # 11.1 Q=1 Q=0 Q=0
若原态为“1”态： 若原状态为“0”态： 1 1 & a b & a b 1 1 1 1 1 1 1 Q=0 Q=1 Q=0 Q=1 输出仍保持“0”态： 输出变为“0”态： 见仿真分析 #

7 1 & a b & a b 1 1 1 输入RD=1, SD=0时 11.1 置“1” ！ 若原状态： 若原状态： 1 1 1 1
置“1” ！ 11.1 若原状态： 若原状态： 1 1 & a b & a b 1 1 1 1 1 1 输出变为： 输出保持：

8 若原状态： 若原状态： 1 1 & a b & a b 1 1 1 1 1 1 1 1 输出保持原状态： 输出保持原状态： 11.1
输入RD=1, SD=1时 11.1 保持！ 若原状态： 若原状态： 1 1 & a b & a b 1 1 1 1 1 1 1 1 输出保持原状态： 输出保持原状态：

9 输入RD=0, SD=0时 1 & a b 输出：全是1 逻辑符号 11.1 基本触发器的功能表 Q 保持原状态 0 1 1 0 不定状态
不定状态 1 1 0 1 1 0 0 0 RD SD 复位端 置位端 逻辑符号 输出：全是1 注意：当RD、SD同时由0变为1时，翻转快的门输出变为0，另一个不得翻转。因此，该状态为不定状态。

10 “ 同步 ”的含义：RS 触发器的动作与时钟CP同步。
11.1 二、同步RS 触发器 输出端 平时常为 1 Q RD SD a b 直接清零端 置位端的处理 RD SD c d R S CP 直接清零端 直接置位端 RD SD R S C Q 输入端 “ 同步 ”的含义：RS 触发器的动作与时钟CP同步。

11 CP=0时 11.1 CP=1时 & a b c d CP 1 1 & a b c d CP 1 触发器保持原态

12 逻辑符号 11.1 同步RS 触发器的功能表 简化的功能表 Qn+1 为新状态， Qn 为原状态 RD SD R S C Q Q 保持原状态
基本触发器的功能表 RD SD R S C Q 逻辑符号 Q 保持原状态 不定状态 1 1 0 1 1 0 0 0 RD SD

13 11.1 RS触发器 Q F从 R2 S2 Q C C Q' F主 R1 S1 11.1 三、主从RS 触发器
CP＝1时：主触发器打开，从触发器封锁 CP＝0时：主触发器封锁，从触发器打开 F主 F从 Q R2 S2 C CP Q' R1 S1 功能表 RD SD C Q R S 逻辑符号 动作特点：时钟下降沿触发

14 11.2 JK触发器 功能表 逻辑符号 CP J K Q RD SD C Q K J 该触发器带有直接置位复位端 下降沿触发

15 JK触发器的时序图 CP K J Q JQ 保持 T

16 11.3 D触发器 逻辑符号 CP D Q 该触发器带有直接置位复位端 功能表 上升沿触发 Q RD SD D 例：画出D触发器的输出波形。
见仿真分析

17 11.4 触发器功能的转换 逻辑符号: 二、T 触发器 T' 和T触发器 一、T' 触发器 Q R C S Q CP C RD T SD
功能表 Q R S C CP RD SD C Q T 逻辑符号: 功能：每来一个脉冲，输出状态翻转一次，也叫计数器 CP T 触发器的 时序波形 T Q

18 例2：假设初始状态 Q n = 0 ，画出Q1和Q2 的波形图
CP J K Q CP Q1 Q1 Q2 J K Q CP Q2 • 看懂逻辑符号 ； • 熟练使用功能表 。

19 RD SD C Q K J 常用“专业术语”介绍 清零：使 RD= 0，输出端Q置0 预置：使 SD = 0，输出端Q置1。 数据锁定： 触发器的输出状态固定不变，这就称作“数据锁定”。它相当于“保持”功能。

20 11-1 对于基本RS 触发器，若输入波形如下，试分别画出原
态为0 和原态为1 对应时刻的Q 端和Q 端波形 t SD RD Q 原态为0 1 Q 1 Q 原态为1 Q

21 # 逻辑符号 S R 11-2 试分析图示逻辑电路的功能，说明它是什么类型的触发 器，画出它的逻辑符号。 根据功能表，此为RS 触发器
试分析图示逻辑电路的功能，说明它是什么类型的触发 器，画出它的逻辑符号。 功能表 Qn RD SD 1 Qn+1 ≥1 Qn 1 不定 1 1 逻辑符号 1 D R S 根据功能表，此为RS 触发器 不定 #

22 11-4 主从型RS 触发器各输入信号如下图所示，试画出 Q 端
RD CP S R Q Q #

23 # 11-5 在下图所示输入信号激励下，试分别画出TTL主从型 和CMOS边沿型JK 触发器Q 端的波形，（触发器原态为 0） Q Q CP

24 11-6 在下图所示输入信号激励下，试画出D 触发器Q 端的
波形，（触发器原态为 0）。 CP D Q #

25 S R 逻辑符号 11-7 两个触发器的特性表如下表所示， 试 说明表中各项操作 的含义，并指出 它们各是什么类型的触发器。 Q RD SD
11-7 两个触发器的特性表如下表所示， 试 说明表中各项操作 的含义，并指出 它们各是什么类型的触发器。 逻辑符号 RD SD D C Q 输 入 输 出 CP A D R S Qn+1 ↑ ↑ ↓ φ Qn Qn φ φ φ φ φ φ 遇上升沿，D = 0 时， Qn+1=0 遇上升沿，D = 1 时， Qn+1=1 遇下降沿，D 无论什么， Qn+1不变 无论其它输入如何, 只要RD=1, Qn+1=0 无论其它输入如何, 只要SD=1, Qn+1=1 当RD、 SD 同时为1, 逻辑关系混乱 D触发器，上升沿触发，置位、复位端高电平有效

26 # 11-10 判断图示电路是什么功能的触发器，并写出其特性方程 + 可以看出，输出总是与输入 A 相同，显然是D 触发器 0 0 0 1
判断图示电路是什么功能的触发器，并写出其特性方程 1 & ≥1 J K CP A Q AQ + AQ AQ 可以看出，输出总是与输入 A 相同，显然是D 触发器 A Qn+1 Qn （J=K） + AQ D C Q 1 1 逻辑 符号 1 1 # 特性方程：Qn+1=A

27 11-11 试画出 Q1 与Q2 端的波形。 从图中可看出：D1=Q2 ，D2 =Q1 Q1 Q2 RD A B R Q1 D Q2 R A

28 CP CP Q1 Q1 Q2 CP • 看懂逻辑符号 ； Q2 • 熟练使用功能表 。
例2：假设初始状态 Q n = 0 ，画出Q1和Q2 的波形图。 CP J K Q CP Q1 Q1 Q2 J K Q CP Q2 • 看懂逻辑符号 ； • 熟练使用功能表 。

29 1. 基本 RS 触发器 Q 保持原状态 不定状态 1 1 0 1 1 0 0 0 RD SD 复位端 置位端 2.同步RS 触发器 简化的功能表 RD SD R S C Q

30 功能表 逻辑符号 RD SD C Q K J 3.JK触发器 RD SD D C Q 4.D触发器

31 5.T 触发器 6.T 触发器 7.D 触发器 T为0时，保持； T为1时，状态翻转 Q Q 计数功能 Q J T K CP J 1 K

32 时序逻辑电路 11.5 寄存器 11.6 计数器 11.7 脉冲分配器 时序电路的特点：具有记忆功能。 时序电路的基本单元：触发器。

33 11.5 寄存器 数码寄存器

34 8位三态输出数码寄存器T3374

35 移位寄存器

36 时序逻辑电路 11.5 寄存器 11.6 计数器 11.7 脉冲分配器 作为重点！

37 11.6 计数器 8 进制异步加法计数器 Q0 Q1 Q2 CP 一、计数器功能的分析 例1 RD 通过分析可知该计数器为：
11.6 计数器 一、计数器功能的分析 例1 RD 波形图： 状态转换表 通过分析可知该计数器为： CP Q2 Q1 Q0 对应十进制数 CP 8 进制异步加法计数器 Q0 第一个脉冲过后 Q1 看图 ： 如何知道是异步？ 脉冲不同时作用于各触发器， 所以是 异步方式 工作。 Q2 如何知道是几进制？ 看表： 到几归 0 就是几进制！ 看表： 如何知道是加法还是减法？ 对应十进制数是递增的是加法！

38 CP RD Q1 Q0 11.6 计数器 一、计数器功能的分析 例2 波形图： 状态转换表： CP CP Q1 Q0 对应十进制数 Q0 异步计数器的特点：在异步计数器内部，触发器的触发信号不完全一样，即各个触发器状态变换的时间先后不一，故被称为“ 异步计数器 ”。 Q0 Q1 通过分析可知该计数器为： 4 进制异步减法计数器

39 11.6 计数器 5 进制异步加法计数器 CP 计数脉冲 一、计数器功能分析 例3 分析步骤： （法一） 1. 写出各触发器的驱动方程
11.6 计数器 Q2 J2 K2 Q1 J1 K1 Q0 J0 K0 CP 计数脉冲 一、计数器功能分析 例3 分析步骤： （法一） 1. 写出各触发器的驱动方程 3. 填写 状态转换表 J2 = Q1Q0 ， K2 ＝ 1 5 进制异步加法计数器 CP Q Q Q0 十进制数 Q2Q1Q0 Q1 Q2Q0 J1 = K1 ＝ 1 J0 = Q2 ，K0 ＝ 1 2. 写出各触发器的状态方程 1 1 1 逢CP （ ） 逢Q0 逢CP （ ） 2 1 2 3 1 1 3 逢Q0 （ ） 4 1 4 逢CP （ ） 5

40 5 进制异步加法计数器 CP 例3 分析步骤： （法二） 1. 写出各触发器的驱动方程 J2 = Q1Q0 , K2 ＝ 1
1. 写出各触发器的驱动方程 J2 = Q1Q0 , K2 ＝ 1 J1 = K1 ＝ 1 J0 = Q2 ，K0 ＝ 1 5 进制异步加法计数器 2. 填写 状态转换表 CP Q2 Q1 Q0 J2 = K2= J1 = K1= J0= K0 = Q1Q0 1 Q2 十进制数 1 1 1 2 1 2 3 1 1 3 4 1 4

41 J2=K2=Q1Q0 J1=K1=Q0 J0=K0=1 8 进制同步加法计数器 CP 例4 分析步骤： 1. 写出控制端的表达式
& CP 例4 分析步骤： 1. 写出控制端的表达式 J2=K2=Q1Q0 J1=K1=Q0 J0=K0=1 2. 填写 状态转换表 CP Q2 Q1 Q0 J2＝ K2＝ J1＝ K1＝ J0＝1 K0＝1 Q1Q0 Q0 十进制数 1 1 1 8 进制同步加法计数器 2 1 2 3 1 1 3 4 1 4 5 1 1 5 6 1 1 6 7 1 1 1 7 8

42 计数器功能分析总结 CP CP 异步方式： 波形图 状态表 同步方式： 控制端方程 状态表 混合方式： 控制端方程 状态方程 状态表 &
Q2 J2 K2 Q1 J1 K1 Q0 J0 K0 & CP Q2 J2 K2 Q1 J1 K1 Q0 J0 K0 CP 异步方式： 波形图 状态表 同步方式： 控制端方程 状态表 混合方式： 控制端方程 状态方程 状态表

43 中规模集成计数器 1、 4位二进制同步计数器T1161（74163）

44 用T1161构成任意进制计数器 1） 复位法 利用Cr 端 例1 用T 1161构成 M=12 进制计数器。 解
12 对应的二进制码为QD QC QB QA=1100 用此码给计数器复位 ＆ “1” A B C D P CP LD Cr QCC QA QB QC QD T T 1161 “1” 脉冲输入端 “1” 12 进制计数器

45 1）复位法 例2 7 进制 T 1161 0111 脉冲输入端 1）复位法 例3 10 进制 T 1161 1010 脉冲输入端
＆ 1）复位法 例2 “1” 7 进制 A B C D P CP LD Cr QCC QA QB QC QD T T 1161 0111 “1” 脉冲输入端 “1” 1）复位法 例3 ＆ “1” 10 进制 A B C D P CP LD Cr QCC QA QB QC QD T T 1161 1010 “1” 脉冲输入端 “1”

46 当输出为“M-1”即1011时，应送出一个有效置位信号，一旦 第M个脉冲一到，计数器被置成0 0 0 0。
用T1161构成任意进制计数器 2） 置数法——状态译码置数法 利用LD端 例4 用T 1161构成 M=12 进制计数器。 解： 当输出为“M-1”即1011时，应送出一个有效置位信号，一旦 第M个脉冲一到，计数器被置成 。 对M-1译码 ＆ “1” A B C D P CP LD Cr QCC QA QB QC QD T T 1161 12 进制 “1” 脉冲输入端 “1”

47 例5 状态译码置数法 9进制 T 1161 M-1=8=1000 脉冲输入端 例6 状态译码置数法 6进制 T 1161
＆ 例5 “1” A B C D P CP LD Cr QCC QA QB QC QD T T 1161 状态译码置数法 “1” 9进制 M-1=8=1000 脉冲输入端 “1” 例6 ＆ “1” 状态译码置数法 A B C D P CP LD Cr QCC QA QB QC QD T T 1161 6进制 “1” M-1=5=0101 脉冲输入端 “1”

48 例8 T 1161 进位输出置数法 9进制 预置数0111 脉冲输入端 例9 T 1161 进位输出置数法 6进制 预置数1010
“1” A B C D P CP LD Cr QCC QA QB QC QD T T 1161 进位输出置数法 “1” 9进制 预置数0111 脉冲输入端 “1” 例9 1 “1” A B C D P CP LD Cr QCC QA QB QC QD T T 1161 进位输出置数法 “1” 6进制 预置数1010 脉冲输入端 “1”

49 T 1161 计数器构成法小结 复 位 法 对M 译码 利用Cr 端并另加与非门 无预置数 2. 状态译码置数法 对M-1 译码 利用LD端并另加与非门 预置数 3. 进位输出置数法 利用LD和QCC端并另加非门 预置数16 –M 置数法

50 中规模集成计数器 2 二-五十进制异步计数器T4290

51 用T4290 构成任意进制计数器 RD(1) RD(2) T 4290 十 进制 CP S9(1) S9(2) 6 进制 T 4290 CP
Q Q Q Q0 T 4290 十 进制 CP S9(1) S9(2) RD(1) RD(2) CP1 CP0 Q Q Q Q0 T 4290 6 进制 CP 见仿真分析

52 RD(1) RD(2) 8 进制 T 4290 CP S9(1) S9(2) RD(1) 9 进制 RD(2) T 4290 CP
Q Q Q Q0 T 4290 8 进制 CP S9(1) S9(2) RD(1) RD(2) CP1 CP0 Q Q Q Q0 T 4290 9 进制 CP 见仿真分析

53 RD(1) 7进制 RD(2) T 4290 CP S9(1) S9(2) 48 进制 级联 T 4290 T 4290 CP
＆ S9(1) S9(2) RD(1) RD(2) CP1 CP0 Q Q Q Q0 T 4290 7进制 CP 48 进制 ＆ 级联 S9(1) S9(2) RD(1) RD(2) CP1 CP0 Q3 Q2 Q1 Q0 T 4290 S9(1) S9(2) RD(1) RD(2) CP1 CP0 Q3 Q2 Q1 Q0 T 4290 CP 此为级联复位法

54 低位逢十进 1 ，当同时满足高位为3、低位为 5 时，全部复位
35 进制 级联复位法 ＆ 级联 S9(1) S9(2) RD(1) RD(2) CP1 CP0 Q3 Q2 Q1 Q0 T 4290 S9(1) S9(2) RD(1) RD(2) CP1 CP0 Q3 Q2 Q1 Q0 T 4290 CP 低位逢十进 1 ，当同时满足高位为3、低位为 5 时，全部复位 见仿真分析

55 54 进制 复位级联法 6 × 9 T 4290 T 4290 CP 级联 逢9进 1 ，计满 6 个 9 后，复位 S9(1) S9(2)
× S9(1) S9(2) RD(1) RD(2) CP1 CP0 Q3 Q2 Q1 Q0 T 4290 S9(1) S9(2) RD(1) RD(2) CP1 CP0 Q3 Q2 Q1 Q0 T 4290 CP 级联 逢9进 1 ，计满 6 个 9 后，复位

56 11-4

57 11-19 设各触发器初态为Q3Q2Q1=100，分析该时序逻辑电路的逻辑功能，并说明时序逻辑电路能否自启动。

58 11-20 各触发器初态为Q3Q2Q1=000，分析该时序逻辑电路的逻辑功能.

59 11-20

60 小考1 设计M=86的计数器

61 小考2 分析图示逻辑电路，要求写出各触发器的时钟方程、驱动方程和状态方程，列出状态表，画出时序波形图，并指出逻辑电路的功能。（10分）

62 小考3 已知逻辑电路图及C、A、B的波形，试写出D和Q端的表达式，并画出Q的波形（设Q的初始状态为“0”）。（6分）

63 小考4 电路如图所示，1）求输出电压 、 和uo；2）若集成运放 的最大输出电压Uom=±10V，求t=0.1s和t=6.0s时uo的值。8分