Presentation is loading. Please wait.

Presentation is loading. Please wait.

石豫臺 國立彰化師範大學 物理系暨光電科技研究所

Similar presentations


Presentation on theme: "石豫臺 國立彰化師範大學 物理系暨光電科技研究所"— Presentation transcript:

1 石豫臺 國立彰化師範大學 物理系暨光電科技研究所
奈米半導體的製備 石豫臺 國立彰化師範大學 物理系暨光電科技研究所

2 奈米半導體的製備 積體電路 半導體技術的演進目標 製程技術的挑戰 奈米材料製備方法的分類 微影術 真空蒸鍍法 濺射鍍膜法 分子束磊晶法
金屬有機化學氣相沈積法

3 晶圓(wafer) 指矽半導中積體電路所用之矽晶片,因形狀為圓形,故稱為晶圓。
在矽晶片上可加工製作各種電路元件結構,而成為有特定功能的積體電路(IC)。 晶圓按其直徑分為4、5、6、8、12吋甚至更大規格。晶圓越大,同一晶片上可生產的IC就越多,可降低成本; 但要求材料技術和生產技術更高 。 12吋晶圓

4 晶圓的製造 純化: 以矽石(silica)或矽酸鹽(silicate)為原料,經由電弧爐提煉、鹽酸氯化,並蒸餾後,得高純度多晶矽。 長晶: 將多晶矽融解,摻入一小粒晶種,慢慢拉出,形成圓柱狀單晶矽棒。若希望成為摻雜半導體,則可在拉晶程序前摻入一定比例的雜質。 整修: 將晶柱進行切割、清洗、吹乾、拋光以製成晶圓。 磊晶 在製造互補式金氧半導體(CMOS)元件時,需要一層沈積的磊晶矽。

5 柴可歐斯基(Czochralski)長晶法

6 晶柱

7 積體電路(Integrated circuit, IC)
就是將電晶體、二極體、電阻、電容等電子元件,用微電子的技術將其做在一片長寬約半公分以內的晶片上。 特點:體積小、功能多、可靠性高、價錢便宜。 半導體最大的應用是積體電路。舉凡電腦、手機、各種家電與資訊產品一定有IC存在。 封裝好的IC

8 積體電路製造流程

9 IC發展的指標 元件的尺寸 元件的數目 以設計時的最小尺寸為代表特徵,稱為特徵尺寸(feature size)
依積體程度範圍從小型積體電路(SSI)到超大型積體電路(ULSI)。

10 半導體技術的演進目標 改善性能 降低成本 提升速度 降低能耗 提高可靠度 改良製作方法,如改善製程、設備等
把元件微小化,使晶片上能製造的 IC更多。 半導體技術發展的重要趨勢

11 積體電路有什麼好處? 一個晶片可包含超過六千四百萬個電晶體 「集積(integration)」的好處:
經濟上的誘因 在一個矽晶片上做一百萬個元件與做一個元件費用差不多,而且矽晶片上元件之間的連線都一併做好了。 分立的元件必須一個個連結起來,才能成為電路,製程貴又不可靠。 在晶片上製作愈來愈複雜的電路,才能維持競爭力。 電路的性能 尺寸小的電晶體比尺寸大的操作要快。 半導體業要盡一切可能,讓晶片的集積度不斷的繼續增加。

12 摩爾定律(Moore’s Law) Gordon Moore: 每二年可視為一代 英特爾的創始人之一
在1965年預測:每一晶片(chip)上的電晶體數量,每12個月即會倍增 (之後俢改為每24個月)。 每二年可視為一代 一維的線幅減為上一代之0.7 因 0.70.7  0.5,二維面積減為上一代之半。 在相同面積上,電晶體數目增加約一倍。

13 半導體技術進展 130  0.7 = 91 (90 奈米技術節點) 2004 年 90  0.7 = 63 (65 奈米技術節點) 2007 年 65  0.7 = 46 (45 奈米技術節點) 2010 年 45  0.7 = 32 (32 奈米技術節點) 2013 年 32  0.7 = 22 (22 奈米技術節點) 2016 年 22  0.7 = 15 (16 奈米技術節點) 2019 年

14 進入奈米電子的時代 IC技術: 未來的IC大部分均由奈米技術製成。 以前稱為「微電子」技術 現稱為「奈米電子」技術
電晶體大小  10-6 米 (微米) 現稱為「奈米電子」技術 電晶體大小 < 0.1 微米 (= 100 奈米) 未來的IC大部分均由奈米技術製成。

15 電晶體的奈米化發展 如果電腦運算速度要由10億赫茲(1 GHz)向上提升,則半導體元件就要由微米跨入奈米。
電腦的由中央處理器(CPU)內數十萬個電晶體處理訊號,運算速度取決於電晶體的開關速度。 場效電晶體的開關速度取決於源極電子流到汲極時間。若閘極長度微縮化,則開關速度可增加,CPU可加快。 目前半導體技術已由130奈米走向90奈米,進而到65奈米。若閘極長度20奈米,電晶體集積密度10倍,CPU  20 GHZ。

16 製程技術的挑戰 微影技術: 薄膜厚度: 要求在12吋晶圓上曝光顯影的圖形大小幾十奈米,在下層結構對準的準確度幾奈米。
精準程度相當於在中國大陸的面積上,每次都能精準找到一顆玻璃彈珠。 昂貴的曝光機:NT$ 78 億/部。 薄膜厚度: 12奈米,在12吋晶圓上的誤差小於5%。 相當於在100個足球場的面積上舖上一層1公分厚的泥土,而且要誤差控制在0.05公分的範圍。

17 奈米材料的製備

18 奈米材料製備方法的分類 自上而下(top down) 自下而上(bottom up) 切割 大小 將一羣分子由表面挖出,或加到表面上
切割 大小 將一羣分子由表面挖出,或加到表面上 例:微影蝕刻技術。 自下而上(bottom up) 組裝 小大 將原子或分子組合成奈米結構 例:奈米結構的自組裝成長。

19 光微影術(photolithography)
先將設計的圖形製作成光罩(photo mask),應用光學成像原理,將圖形投影至晶圓上。 晶圓表面事先塗抹光阻(photo resist)。 通過光罩及透鏡的光線會與光阻劑產生反應,步驟稱為曝光。 曝光後的晶圓再經顯影(development)步驟,以化學方式處理晶圓上曝光與未曝光的光阻劑,即可將光罩上的圖形完整地轉移到晶片上,然後接續其他的製程。 極限100 nm。 標準光微影製程:曝光源通過光罩、 透鏡,最後將光罩圖形成像於晶圓上

20 繞射極限 解析度 (  / 數值孔徑) 聚焦深度 (  / 數值孔徑2) 最小線寬  波長  解決方法: 電子束微影
(e-beam lithography) 波長更小 極限50 nm 缺點: 費時(4 hr/4吋晶片) 不適宜大規模工業生產。 不同波長的光源,適用於不同的線寬尺寸。 光源的能量越高,波長越短,可製作的線寬越小。

21 自組裝(self assembly) 原理: 在自組裝中,如果將特定的原子或分子放到表面或預先建造的奈米結構上,則分子會自己排入特定的位置。
分子會尋求最低的能量狀態。如果相鄰分子鍵結後,能量最低,則分子會形成鍵結。如果某種排列會達最低能量,則分子以此方式排列。 在自組裝中,如果將特定的原子或分子放到表面或預先建造的奈米結構上,則分子會自己排入特定的位置。 奈米晶體成長即是一種自組裝過程。

22 奈米半導體薄膜的製備方法

23 真空蒸鍍法 在高真空中,用加熱蒸發的方式使物質轉化為氣相,然後凝聚在基板表面的方法稱為蒸鍍。 蒸鍍法包含:
電阻加熱蒸鍍、電子束加熱蒸鍍、高頻加熱蒸鍍

24 濺射鍍膜法 所謂濺射鍍膜是指利用具有高能量的粒子轟擊固體表面(稱為靶),使原子或分子從表面射出,而在基板表面上沈積以形成薄膜的方法。
濺射鍍膜有下列幾種: 直流濺鍍 射頻濺鍍 磁控濺鍍 離子束濺鍍

25 射頻濺鍍 在濺射靶上有加射頻電源(頻率13.56 MHz)的濺鍍方式稱為,射頻濺鍍。
在射頻電場作用下,電子在陰、陽極間來回振盪,可有更多機會與氣體分子產生碰撞,因而產生更多氣體正離子以轟擊靶材。 特點:可濺射任何固體材料。

26 離子束濺鍍 離子束濺射是採用單獨的離子源產生用於轟擊靶材的離子。 陰極燈絲發射的電子加速飛向陽極,並使氣體電離。
正離子受柵極加速而轟擊靶材。 優點:能獨立控制轟擊離子的數量和密度,有利控制薄膜的品質。 缺點:鍍膜速率太低,不適合大面積工作。

27 分子束磊晶法 (Molecular beam epitaxy, MBE)
常用來生長異質接面(heterojunction)化合物半導體薄膜。如在GaAs上長AlGaAs, InGaAs, GaAsP, GaSbAs等,可生長高品質的異質接面。 也是製造半導體超晶格、量子井的重要技術。

28 MBE生長原理 所謂「磊晶」是指在一定單晶體的基板上,沿著基板的某晶面向外延伸一層單晶薄膜。
由於其蒸發源、監控系統和分析系統的高性能,和真空環境的改善,能夠得到極高品質的單晶薄膜。

29 MBE裝置示意圖 將製造薄膜所需物質如Al, Ga等放入噴射源的坩堝內,加熱使物質昇華。
噴射源出來的分子束在基板相交。選擇合適的噴射源爐溫和基板溫度可成長所希望的磊晶層。 噴射源和基板間的擋板可瞬間開關以控制分子束的種類與強度。

30 GaAs的MBE成長模式 As2分子先以物理吸附方式吸附於基板表面,並在表面上移動。 當As2分子遇到一對Ga的格位時,即發生解離。
當表面的溫度小於330 C時,表面上As2成對結合成As4而脫附。 故可分別控制As爐與Ga爐的溫度,以調整As2的到達率大於Ga,就有可能成長按化學當量比的GaAs。

31 異質接面磊晶成長模式 異質接面的磊晶成長過程中,根據材料體系的晶格失配度與表面、界面能的不同,存在三種成長模式:
Frank-van der Merwe (F-vdM)模式 晶格匹配材料體系的二維層狀(平面)成長 Volmer-Weber (VW)模式 具有較大的晶格失配與表面能的材料體系的三維島狀成長 Stranski-Krastanow (SK)模式 介於上述二者之間,先層狀成長,進而過渡到島狀成長

32 Stranski-Krastanow (SK)成長模式
用於描述具有較大晶格失配,而界面能較小的異質結構材料成長行為。 成長初始階段是二維平面成長,通常有幾個原子層厚,稱之為浸潤層(wetting layer)。 隨著浸潤層厚度增加,應變不斷累積,當達臨界厚度時,成長過程由二維平面成長向三維島狀成長過渡。

33 自組裝(self-assembled)量子點結構 成長技術
利用SK模式成長異質結構。 在三維島狀成長初期,形成的奈米尺寸的小島周圍無位錯。 若用較大能隙的材料將其包圍,則小島中的載子將受三維的限制。 小島直徑約十幾奈米,高約幾奈米,通稱為量子點。

34 能成功控制量子點尺寸與位置的技術 利用此技術可製造直徑最小為20 nm的量子點,甚到可將量子點依照所期望的位置排列。

35 金屬有機化學氣相沈積法 (Metal-organic Chemical Vapor Deposition, MOCVD)
本法為主要用於化合物半導體(如III-V族或II-VI族半導體)薄膜的氣相成長。 本法利用氫氣將III族或II族金屬元素的有機化合物蒸氣和V族或VI族的氣態非金屬氫化物經過開關網絡送入反應室加熱的基板上,通過熱分解反應而最終在基板上生長磊晶層。 一般的反應式

36 MOCVD的優點 適合成長各種單質和化合物薄膜材料。
成長速率較MBE高, 需要控制的參數少,有利於大面積、多片的工業規模生產。

37 MOCVD的缺點 MO源和氫化物易燃、毒性大,化學污染需加倍防範。 較高的成長溫度,會使材料純度和界面品質與MBE相比要差。


Download ppt "石豫臺 國立彰化師範大學 物理系暨光電科技研究所"

Similar presentations


Ads by Google