第5章 多级结构的存储系统 5.1 三级结构存储系统概述 主存储器 虚拟存储器 CPU 高速缓存 三级结构的存储系统.

Presentation on theme: "第5章 多级结构的存储系统 5.1 三级结构存储系统概述 主存储器 虚拟存储器 CPU 高速缓存 三级结构的存储系统."— Presentation transcript:

1 第5章 多级结构的存储系统 5.1 三级结构存储系统概述 主存储器 虚拟存储器 CPU 高速缓存 三级结构的存储系统

2 采用多级结构存储系统的目的 通过把读写速度高，但容量小、存储的单位成本最高的高速缓冲存储器（Cache）与读写速度略慢、但容量可以更大、价格适中的主存储器，和读写速度最慢、但容量可以极大、存储价格最低的高速磁盘空间（虚拟存储器），组合成统一管理与调度的一体化的存储器系统，以便达到高速度、大容量、低价格的目的，即得到具有更高的运行性能/价格比的存储器系统。

3 三级结构的存储系统的运行原理是建立在程序运行的局部性原理之上的。程序运行的局部性原理主要体现在以下三个方面：
（1）时间方面：在一小段时间内，最近被访问过的程序和数据很可能再次被访问。 （2）空间方面：这些最近被访问过的程序和数据，往往集中在一小片存储区中。 （3）指令执行顺序方面：指令顺序执行比转移执行的可能性要大（大约5 ：1）。

4 多级结构存储系统的一致性原则和包含性原则
一致性原则：同一个信息会同时存放在几个级别的存储器中，此时，这一信息在几个级别的存储器中必须保持相同的值。 包含性原则：处于内层（更靠近CPU）存储器中的信息一定被包含在各外层的存储器中，即内层存储器的全部信息一定是各外层存储器中所存信息中一小部分的副本。 例如，高速缓冲存储器中的信息，肯定也存放在主存中，还存放在虚拟存储器中，但主存储器中的非常多的信息不会同时在高速缓冲存储器中，虚拟存储器中的更多的信息也不会同时出现在主存储器中。

5 每一层存储器所用的存储器介质： 高速缓冲存储器——静态存储芯片 主存储器——动态存储器芯片 虚拟存储器——快速磁盘设备

6 作业3.1．在计算机中，为什么有采用多级结构的存储器系统？它应用是建立在程序的什么特性之上的？
答：通过把读写速度高，但容量小、存储的单位成本最高的高速缓冲存储器（Cache）与读写速度略慢、但容量可以更大、价格适中的主存储器，和读写速度最慢、但容量可以极大、存储价格最低的高速磁盘空间（虚拟存储器），组合成统一管理与调度的一体化的存储器系统，以便达到高速度、大容量、低价格的目的，即得到具有更高的运行性能/价格比的存储器系统。 多级结构的存储器系统是建立在程序运行的局部型原理之上。

7 作业3.2.多级结构的存储器是由哪三级存储器组成的？每一级存储器使用什么性质的存储介质，这些介质的主要特性是什么？在多级结构的存储器中，何谓信息的一致性原则和包含性原则？
答：多级结构的存储器由高速缓冲存储器、主存储器和虚拟存储器三级存储器组成。 高速缓冲存储器使用静态存储芯片，主存储器使用动态存储器芯片，虚拟存储器使用快速磁盘设备。静态存储芯片速度快，价格贵，容量小；动态存储器芯片容量较大，速度较慢，价格适中；快速磁盘设备容量特大，价格最低，但速度最慢。

8 在多级结构的存储器中，一致性原则，是指保存在不同级的存储器中同一个数据必须有相同的值；包含性原则是指保存在内层存储器（靠近CPU）中的数据一定也被保存在外层存储器中，即保存在内层存储器中的数据只是已保存在外层存储器中更多数据中的一小部分的复制品。

9 试题五 三、1.说明采用多级结构的存储器系统的目的？说明每一层存储器所用的存储器介质的种类。
答案: 通过把读写速度高，但容量小、存储的单位成本最高的高速缓冲存储器（Cache）与读写速度略慢、但容量可以更大、价格适中的主存储器，和读写速度最慢、但容量可以极大、存储价格最低的高速磁盘空间（虚拟存储器），组合成统一管理与调度的一体化的存储器系统，以便达到高速度、大容量、低价格的目的，即得到具有更高的运行性能/价格比的存储器系统。 高度缓冲存储器用静态存储器芯片实现，主存储器用动态存储器芯片实现，虚拟存储器使用的是高速磁盘上的一片存储空间。

10 模拟试题 三、1．（10分）说明多级结构的存储器系统是建立在什么原理之上的？解释什么是多级结构存储器系统中的一致性原则和包含性原则？
建立在程序运行的局部性原理之上的，即在一小段时间内，运行的程序只使用少量的指令和少量的数据，而这少量的指令和少量的数据往往又集中在存储器的一小片存储区域中，指令顺序执行比转移执行的比例要大，故可以按对所使用的指令和数据的急迫和频繁程度，将其存入容量、速度、价格不同的存储器中，从而取得更高的性能价格比。

11 一致性原则，指保存在不同级的存储器中同一个数据必须有相同的值；包含性原则，指保存在内层存储器（靠近CPU）中的数据一定也被保存在外层存储器中，即保存在内层存储器中的数据只是已保存在外层存储器中更多数据中的一小部分的复制品。

12 2005年1月试题 3．在计算机中，为什么要采用多级结构的存储器系统？
2005年1月试题 3．在计算机中，为什么要采用多级结构的存储器系统？ 答：通过把读写速度高，但容量小、存储的单位成本最高的高速缓冲存储器（Cache）与读写速度略慢、但容量可以更大、价格适中的主存储器，和读写速度最慢、但容量可以极大、存储价格最低的高速磁盘空间（虚拟存储器），组合成统一管理与调度的一体化的存储器系统，以达到高速度、大容量、低价格的目的，即得到具有更高的运行性能/价格比的存储器系统。

13 2004年7月试题 1．当前流行的计算机系统中，广泛采用由三种运行原理不同、性能差异很大的存储介质，来构建 、 ，和 ，再将它们组成通过计算机硬、软件统一管理与调度的三级结构的存储器系统。 答案： 主存储器 高速缓冲存储器 虚拟存储器

14 2004年1月试题 1．当前流行的计算机系统中，广泛采用由三种运行原理不同、性能差异很大的存储介质来构建计算机存储体系，在CPU与 之间加入了 ，构成由硬件管理的存储结构，在主存与辅存间通过计算机硬、软件统一管理与调度组成 的另一种存储结构。 答案： 主存储器 高速缓冲存储器 虚拟存储器

15 5.2 主存储器部件的组成与设计 5.2.1主存储器概述 运算器 控制器 计算机包括五大功能部件 存储器 输入设备 输出设备
5.2 主存储器部件的组成与设计 5.2.1主存储器概述 运算器 控制器 计算机包括五大功能部件 存储器 输入设备 输出设备 主存储器是计算机五大功能部件之一。

16 主存储器的功能：存放正在运行的程序和数据。 主存储器的主要技术指标：
（1）读写速度： 读写一个存储单元必须的时间度量。 例如：60ns。 （2）存储周期 连续两次读写必须的时间间隔。考虑到线路恢复的延时问题，它略大于一次读写所用的时间。 （3）存储容量 用存储器的字节数或字数表示。一个存储字通常由2、4、8个字节组成。

17 主存储器与其他部件的连接关系 数据总线 地址总线 CPU Read Write 主存储器 Ready 控制总线 连接其它外围设备

18 地址总线：用于选择主存的一个单元。其位数决定可访问的存储单元最大数目（最大可寻址空间）
主存储器通过地址总线、数据总线、控制总线与计算机CPU和外围设备连接在一起。 地址总线：用于选择主存的一个单元。其位数决定可访问的存储单元最大数目（最大可寻址空间） 例：20位地址，可访问1MB的存储空间， 32位地址，可访问4GB的存储空间 数据总线：用于在计算机各功能部件之间传送数据。数据总线的位数（总线宽度）与总线时钟频率的乘积正比于该总线所支持的最高数据传输能力。

19 控制总线：用于指明总线的工作周期类型和本次入/出完成的时刻。
主存读周期 主存写周期 总线的工作周期 I/O设备读周期 I/O设备写周期 直接存储器访问（DMA） 总线周期 一个总线周期=一次地址时间+一次数据时间

20 主存储器的构成 只读存储区——存储内容固定不变的程序和数据 主存储器 读写存储区 静态存储器（SRAM）——用于实现高速缓冲存储器 存储芯片
动态存储器（DRAM）——用于实现主存

21 静态存储器和动态存储器主要性能比较 静态存储器和动态存储器主要性能比较
作业3：题3 静态存储器和动态存储器主要性能比较 静态存储器和动态存储器主要性能比较 主要性能 SRAM DRAM 存储信息 触发器 电容 破坏性读出 非 是 需要刷新 需要 行列地址 同时送 分两次送 运行速度 快 慢 集成度 低 高 发热量 大 小 存储成本

22 5.2.2 动态存储器的记忆原理和读写过程 利用单MOS管存储一个二进制位（bit）的信息。
动态存储器的记忆原理和读写过程 T 位线 （数据线） 字线 CS 电容 VDD 源极 漏极 栅极 利用单MOS管存储一个二进制位（bit）的信息。 信息存放在MOS管的寄生电容 CS中。CS有电荷表示1， 无电荷表示0。

23 读写过程： 写数据： 先使字线为高电平，T管导通，若数据线为低电平（写1）且电容CS中未有电荷，则电源VDD将向电容充电，使CS中存储上一定数量的电荷，表示1信号已写入存储单元； 若数据线为高电平（写0）且电容已存储有电荷，则将会电容CS完成放电，使CS中无存储电荷，表示0信号已写入存储单元； 如写入的数据于CS中原存储信息相同，则CS中原存储有无电荷的情形不会发生变化。

24 读过程： 先使数据线预充至高电平，当字线的高电平到来时，T管导通，若电容CS中原存储有电荷（存储1信号），电容CS就要放电，则会使数据线上的电位由高变低；若CS中未存储有电荷（存储0信号），则数据线的电位不会发生变化。 如果在数据线接上一个高灵敏度的放大器，就可以检测出数据线上的这种不同的变化情况，从而区分出读出来的数据是1还是0。 注意：读出操作是破坏性读出，读操作以后须紧跟一次写回操作。

25 动态存储器必须定期刷新。每隔2ms向存储单元进行一次刷新操作，以补偿CS漏电所造成的电荷损失，确保所存储的信息不丢失。
向存储单元提供地址的步骤是：先送行地址，再送列地址，用芯片的时序信号控制完成。 动态存储器必须定期刷新。每隔2ms向存储单元进行一次刷新操作，以补偿CS漏电所造成的电荷损失，确保所存储的信息不丢失。 刷新操作以行为单位执行，只需提供行地址，与列地址无关。 读写电路（了解）

26 读写时序波形 读出 /RAS /CAS /WE Diｎ Dｏｕｔ 读写周期 写入

27 2004年7月试题 6．某一RAM芯片，其容量为512×8位，除电源端和接地端外，连同片选、/OE和读/写信号该芯片引出脚的最小目为（ ）。
A．23 B．25 C．50 D．20 答案：D

28 2004年1月试题 6．某一RAM芯片，其容量为1024×8位，除电源端和接地端外，连同片选、/OE和读/写信号该芯片引出脚的最小目为（ ）。 A．23 B．20 C．17 D．22 答案：D

29 5.2.3. 静态存储器的存储原理和芯片内部结构 存储原理：用触发器线路记忆与读写数据 字选择线 VDD T3 T6 T5 T2 T1 T8
静态存储器的存储原理和芯片内部结构 存储原理：用触发器线路记忆与读写数据 字选择线 T3 T5 T7 T1 VDD T2 T6 T8 列选择线 位 线 1 2

30 读写操作： 读操作： 先将二位线充电至高电平，当字线送来高电平时，MOS 管T5 、T6 将导通，使触发器的两个输出端与位线1和位线2连
个负脉冲，而位线2就不会出现负脉冲； 若触发器存储的是0信号，即T2管处于导通状态，它的输 出端处于低电平，则位线就会经MOS管T6产生流向T2管的电 流，从而在位线2上出现一个负脉冲，而位线1就不会出现负 脉冲。 这样，就可以通过检查哪一条位线上出现负脉冲来判断 触发器的状态，即区分读出来的信号是1或是0。

31 要写入0 信号，则需要在为线1送高电平信号，在位线2送低电平信号。
写操作： 通过两条位线提供写入的数据信号。 例如，写入1信号时，在位线1送低电平信号，位线2送高电平信号，当字线送来高电平时，MOS管T5和T6将导通，使触发器状态保持不变（已存储1信号时），或使触发器翻转为1状态（原存储的是0信号）。 要写入0 信号，则需要在为线1送高电平信号，在位线2送低电平信号。

32 2Kb静态存储器芯片逻辑组成框图 … 位线2 位线1 位 选 择 线 32 64 字选择线 8管存储单元 X 地 址 译 码 器
字选择线 8管存储单元 X 地 址 译 码 器 Y地址译码器 A6 A7 A8 A9 A10 写入 电路 读放 A0 A1 A2 A3 A4 A5 Dout /CS /WE Din

33 试题一 三、1．静态存储器和动态存储器器件的特性有哪些主要区别？各自主要应用在什么地方？
试题一 三、1．静态存储器和动态存储器器件的特性有哪些主要区别？各自主要应用在什么地方？ 答：静态存储器和动态存储器器件的特性有的主要区别见下表：    静态存储器SRAM主要用于高速缓冲存储器Cache，动态存储器主要用于主存储器。 主要性能 SRAM DRAM 存储信息 触发器 电容 破坏性读出 非 是 需要刷新 需要 行列地址 同时送 分两次送 运行速度 快 慢 集成度 低 高 发热量 大 小 存储成本

34 2003年7月试题 三、6 6．动态与静态存储器芯片在特性和使用场合两个方面有哪些差别？（8分） 答案： 动态存储器芯片是通过寄存器电容存储一个二进制位的信息，为解决漏电会丢失信息的问题需要刷新操作，是破坏性读出，需要回写操作，使读写周期变长，即运行速度慢，它的集成度高，价格便宜，故主要用于实现速度低一些，但容量要求较大的主存储器；而静态存储器芯片不需要刷新操作，也不是破坏性读出，不需要回写操作，运行速度高，但芯片的集成度低，故价格更高，主要用于速度要求更快但容量可以较小的Cache存储器。

35 作业3.4．为什么动态存储器是破坏性读出？静态存储器又为什么读出操作不会破坏已存储的信息呢？什么是动态存储器的回写（预充电延时）？它对存储器性能的影响是什么？
答：因为动态存储器是依靠MOS管源极的寄生电容CS中的电荷来存储信息的，若有电荷表示1，无电荷表示0。动态存储器的读写操作过程会使电容CS中原存储的电荷（存储1信息）丢失，所以是破坏性读出。

36 静态存储器是依靠触发器记忆与读写数据的。只有写操作会改变触发器的状态，而读操作不会改变触发器的状态，故是非破坏性读出。
因为动态存储器的读操作是破坏性读出，为了保持原记忆的内容，必须在读操作以后立即跟随一次写回操作（预充电延时）。在预充电延时完成之前，是不能开始下一次的读操作的，使得其读写周期加长，影响了存储器的工作速度。

37 2004年1月、2004年7月、2005年1月试题 下列说法中（ ）是正确的。 A．半导体RAM信息可读可写，且断电后仍能保持记忆
下列说法中（ ）是正确的。 A．半导体RAM信息可读可写，且断电后仍能保持记忆 B．半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的 C．半导体RAM是易失性RAM，而静态RAM只有在电源不掉时，所存信息是不易失的 D．EPROM是可改写的，因而也是随机存储器的一种 答案：C

38 主存储器实现与应用中的几项技术 1. 动态存储器的快速读写技术 ①快速页式工作技术 动态存储器在写时，通常需要为存储器芯片先后分别锁存行地址和列地址，比较费时。 如果连续读写属于同一行的多个列中的数据，其行地址只需在第一次读写时送入（锁存），之后保持不变，则每次读写属于该行的多个列中的数据时，每次仅锁存列地址即可，从而省掉了锁存行地址的时间，加快了主存储器的读写速度。 这一技术被称为存储器的快速读写技术，或称为快速页式工作技术，这是动态存储器所特有的用法。

39 ——指在主存储器的一个工作周期或略多一点的时间内可以读出多个主存字采用的技术。
2. 主存储器的并行读写技术 ——指在主存储器的一个工作周期或略多一点的时间内可以读出多个主存字采用的技术。 两种可行方案： （1）一体多字结构 （2）多体交叉编址技术

40 （1）一体多字结构 W 主存储器存储体 地址寄存器 数据总线

41 通过加宽每个存储单元的宽度，即增加每个主存单元的数据位数（bit），使每个存储单元同时存储几个字，则每一次读操作就同时送出了几个主存字，使读出一个主存字的平均的读出时间变为原来（与每一个单元存一个字相比）的几分之一。 缺点：每次读出的几个主存字必须首先保存在位数足够长的寄存器中，等待通过数据总线分几次把它们传送走。

42 （2）多体交叉编址技术 地址寄存器 数据总线 W 0字 1字 2字 3字

43 把存储器分为几个能独立读写的，字长为1个主存字的主体，这样可以按读写需要情况，分别对每个存储体读写。通过合理的组织方式，使几个存储体协同运行，从而提供比单个存储体更高的读写速度。

44 多个存储体的组织方式： ①关于读写周期的启动 两种方法： 方法一：在同一个读写周期内同时启动所有存储体的读写操作，类似前面的一体多字结构； 方法二：使这些存储体顺序地轮流启动各自的读写周期，即在一个存储体的读写周期内，能启动每一个存储体的读写操作，即启动相邻两个存储体的最小时间小于或等于一个读写周期除以存储体的个数。这种方案的优点是依次读出来的每一个存储字，可以直接通过数据总线依次传送走，而不必设置专门的数据缓冲存储器。理论上能达到最高的读写速度。

45 ②关于如何分配这些存储体各自工作的地址范围
合理的方案是采用交叉编址，即把连续地址的几个主存字依次分配在不同的存储体中，因为程序运行局部性原理已经表明，程序运行过程中，在短时间内读写地址相邻的主存字的概率更大。设有m个存储体，每个存储体的容量为L，则第M个存储体中存储的主存字的地址为 M×j+i 其中 j=0，1，2，…，L-1；i=0，1，2，…，M-1

46 例： 设M=4，则可用低2为地址来区分读写哪个存储体，其余高位部分送到每个存储体，用于区分读写每存储体中的哪一个存储字。
存储体号 存储体内编址情况 最低2位的地址取值 ，4，8，12，…，4i+0，… ，5，9，13， …，4i+1，… ，6，10，14，…，4i+2，… ，7，11，15，…，4i+3…

47 多体交叉编址技术 地址寄存器 数据总线 W 0字 1字 2字 3字 4字 5字 6字 7字 …… L-1 L-2 L-3 L-4

48 3. 关于对成组数据传送的支持 这种方式是指用于提高在数据总线上数据输入/输出能力的一种技术。即通过地址总线传送一次地址后，能连续的在数据总线上传送多个（或一组）数据。而不相像正常总线工作方式那样，每传送一次数据，总要用两段时间，即先传送一次地址（地址时间），后跟一次数据传送（数据时间）。 在成组传送方式，为传送N个数据，可以仅用N+1个总线时钟周期。而不是2N个总线时钟周期。

49 关于对成组数据传送的支持 实现数据成组传送，CPU要支持这种运行方式（486以上型号）；主存储器也应能提供出足够高的读写速度，这往往通过主存的多体结构，动态存储器的EDO支持等措施来实现。这种支持可以在PC机的内存条一级体现，也可以在存储器芯片一级体现。

50 4. 其它可行方案（自学）

51 2001年1月试题 三、2． 使用多体结构的主存储器的目的是什么？什么是低位交叉，其优点何在？ 答：使用多体结构的主存储器，是为了使用可以独立读写的多个存储器，以提高对它们的并行读写、快速得到多个数据的能力，缓解单个主存储器读写速度慢的矛盾。 在多体结构的主存储器中，通常多选用把相邻的存储字放在不同的存储体中，这被称为低位地址交叉的组织形式，它更符合程序运行的局部性原理，有利于同时（或时间上有覆盖）地读写地址相邻的几个存储字。

52 作业3.6. 在所有主存储器芯片已确定的情况下，还要进一步大幅度提高主存储器的读写速度的办法是什么？主存一体多字和多体交叉方案的优缺点个表现在什么地方？低位地址交叉是何含义？优点何在？
答：在所有主存储器芯片已确定的情况下，还要进一步大幅度提高主存储器的读写速度的办法是采用主存储器的并行读写技术。 一体多字方案的优点是每一次读操作就同时送出了几个主存字，使读出一个主存字的平均的读出时间变为原来（与每一个单元存一个字相比）的几分之一。缺点：每次读出的几个主存字必须首先保存在位数足够长的寄存器中，等待通过数据总线分几次把它们传送走。

53 多体交叉方案的优点是依次读出来的每一个存储字，可以直接通过数据总线依次传送走，而不必设置专门的数据缓冲存储器，理论上能达到最高的读写速度。但由于在寻址操作数或执行指令发生转移时产生非顺序的访问内存请求，并行性被破坏，使读出一个主存字的平均的读出时间不可能到达原来（与每一个单元存一个字相比）的几分之一。 在多体结构的主存储器中，通常多选用把相邻的存储字放在不同的存储体中，这被称为低位地址交叉的组织形式，它更符合程序运行的局部性原理，有利于同时（或时间上有覆盖）地读写地址相邻的几个存储字。

54 试题七 三、1．何谓主存储器的多体结构？为什么它能提高主存储器的读写速度？（9分）
所谓主存储器的多体结构,是只把主存储器分成几个能独立读写的、字长为一个主存字的主体,可以按读写需要情况,分别对每个存储体执行读写。通过合理的组织方式,使几个存储体协同运行,从而提供出比单个存储体更高的(几倍)读写速度。 因为采用多体结构的主存储器执行读写操作时，是在一个读写周期内，同时启动所有存储体的读写操作（一体多字方案），或顺序地轮流启动各自的读写周期，启动每一个存储体的读写操作（多体交叉编址方案）。这样可以在主存储器的一个工作周期内或略多一点的时间内可以读出多个主存字，从而提高了主存储器的读写速度。

55 教学计算机内存储器实例 教学计算机采用单总线结构，16位的地址总线（最大可寻址空间为64K字），16位的数据总线和简化的控制总线。教学机实际只使用了8K字的ROM和2K字的RAM，其余空间可作为扩展内存或扩展输入输出接口、中断和DMA接口等教学实验的需要（电路版上设置了一些接线插孔）。 出于教学机器件安全需要，教学机通过两片74LS245器件把数据总线隔断为内部总线IB与外部总线两部分。

56 8 13 低8位数据 高8位数据 58C65 8K×8 6116 2K ×8 3-8译码器 高3位 低13位地址 /CS0 /CS1 /WE ~ 1FFFH 2000H 27FFH CS7 ~ CS0 地址寄存器（AR） 11 RAM ROM AB15~AB13 AB12~AB0 教学计算机的存储器组成

57 （1）地址总线（AB15~AB0） 地址总线提供读写内存用的16位地址，读写输入/输出接口用的8位地址。
教学机的指令格式和教学机本身的特性，决定了将送往地址寄存器的地址信息只能由ALU输出。这是因为： ①程序计数器PC，是由运算器内部的一个原为通用寄存器实现的，读取指令时只能将PC的内容经ALU送出。为读取双指令的第二个字也是如此。 ②教学机中的内存读写指令，无论使用哪种寻址方式，包括寄存器间接寻址，变址寻址、立即数寻址、堆栈寻址，址后的实际地址都是通过ALU送出的。 ③输入/输出指令中的输入/输出地址，给出在指令寄存器器的低位字节，也经ALU送往AR。

58 （2）控制总线 功能： 指明总线周期的类型和本次输入输出操作完成的时刻。用一片双2-4译码器器件34LS139给出。输入的三位控制码是/MIO、/REQ、/WE，输出信号如下： /MMW（000）内存写 /MMR （001）内存读 /IOW （010）I/O写 /IOR （011）I/O读 NC （1xx） 不操作

59 （3）数据总线 数据总线是计算机各部件之间完成数据传送的线路。数据总线工作速度（频率）和位数（总线宽度）的乘积决定总线上的最大数据传送率。
教学机上的数据总线通过双向三态门电路分割成内部数据总线和外部数据总线。 内部数据总线接收教学机主板上16数据开关的输入数据，指令寄存器IR低位字节的内容，状态寄存器的内容，运算器输出的结果的内容，中断向量寄存器的内容。内部总线上的信息可以送往指令寄存器IR，状态寄存器，运算器的数据输入端（D）。

60 设计和使用数据总线的核心技术 ——要保证总线被各部件分时共享。 数据总线一般用三态门构成。 in 总线 out /C /C1 /C2 /C3
部件1 部件2 部件3 三态门电路 用三态门构建总线

61 钟，用于驱动CPU、I/O总线，保持CPU与内存、I/O读写同步 进行。
（4）系统时钟及时序 用 MHz的晶振经6分频得到的307.2kHz作为系统时 钟，用于驱动CPU、I/O总线，保持CPU与内存、I/O读写同步 进行。 系统时钟 CPU内部的某些寄存器，通常在时钟脉冲上升沿完成接收 操作。运算器的通用寄存器在时钟脉冲低电平接收输入数据。 时钟周期对应一条微指令的时间（微周期或一CPU周期）。 内存和I/O操作由两个时钟周期组成： 每个时钟周期=地址时间+数据时间

62 （5）静态存储器的扩展 教学机内存空间分配： 0~2047 8K×16位的ROM （用两片58C65，8K×8构成）
2048~ K×16位的RAM （用两片74LS6116，2K×8构成） 内存字长为16位，按字寻址方式读写。 16位地址低11位AB0~AB12分别与ROM和RAM的AB0~AB12 对应连接，以选中其中的一个单元。 AB15、AB14、AB13通过3-8译码器译出8个片选信号 CS7~CS0 ，其中CS0作ROM的片选信号，CS1作RAM的 片选信号。CS2~CS7用作扩展内存容量。 对RAM ，还需提供/WE信号； 对ROM，只需提供片选信号/CS 。

63 8 13 低8位数据 高8位数据 58C65 8K×8 6116 2K ×8 3-8译码器 高3位 低13位地址 /CS0 /CS1 /WE ~ 1FFFH 2000H 27FFH CS7 ~ CS0 地址寄存器（AR） 11 RAM ROM AB15~AB13 AB12~AB0 教学计算机的存储器组成

64 作业3.5. 存储器读写操作时，地址信号，片选信号，读写信号、读出的数据或写入的数据，在时间配合上要满足什么关系？
答：在读周期，有效地址先加在芯片地址端，保持不变，芯片对地址译码后选中相应的单元，然后向芯片发出片选信号和读信号，经过一段时间后，从芯片输出端输出有效数据。当读出数据送至目的地后，才可撤消片选信号和读命令。 在写周期，当加入芯片地址有效后，先向芯片数据端写入数据。然后向芯片发出片选信号和写命令，经过一段时间后，有效数据被写入芯片的某个地址单元，然后才可撤消片选信号和写命令。

65 模拟试题 三、2 用16K*8 bit 的静态存储器器件实现64K*16 bit的主存储器系统，按字寻址，请设计并画出该主存储器的逻辑框图，说明地址总线和数据总线的位数，该存储器与16位字长的CPU的连接关系。 答案： 该存储器所用器件的容量为16K*8 bit，为实现64K的总容量，要用4片存储器芯片实现字扩展，为实现16位的字长，每个字要用2片芯片实现位扩展，故该主存总计用8片存储器芯片实现。要寻址64K字，内存地址应为16位；CPU与内存字长为16位，故数据总线也应为16位。(逻辑框图见下图)

66 片选信号 16 /WE /CS3 /CS2 /CS1 /CS0 A14 A15 A13~A0 地址寄存器 译码器 8 CPU

67 2002年1月试题 二、1. 在教学计算机中，用多片静态存储器芯片构成完整的存储器部件时，实现ROM存储区时，是在相应的器件插座是插上（ B ）芯片；实现RAM存储区时，是在相应的器件插座是插上（ H ）芯片；实现容量扩展时，是把相关存储器芯片的（ A ）线的每一对应的印脚连接在一起，用（ F ）信号区分其中每个存储器芯片的所处的地址范围；把地址总线的（ J ）部分送到地址译码器完成译码以产生内存储器的芯片的片选信号，这个地址译码器仅在执行内存（ M ）期间才允许执行译码功能。地址总线的（ K ）部分直接连接到内存储器每个芯片的（ C ）线引脚，用于选择每个芯片内的不同的存储单元。同一个内存储器读写命令（ D ）接到一个内存储器每个RAM芯片的/WE管脚。 A. 数据 B. ROM C. 地址 D. 可以 E.读 F. 片选 G. 读 H. RAM I. 不可以 J. 高位 K. 低位 L. 控制 M. 读/写 N. 运行 答案：B H A F J M K C D

68 5.3 外存储器设备与磁盘阵列技术 磁盘 外存设备 磁带 光盘 特点：存储容量大，存储成本低，断电后能长期
5.3 外存储器设备与磁盘阵列技术 磁盘 外存设备 磁带 光盘 特点：存储容量大，存储成本低，断电后能长期 保存信息，还可脱机保存信息（光盘、软盘、磁带）

69 4.5.1 外存设备概述 5.3.1 外存设备概述 1. 外存设备的主要技术指标 （1）存储密度 （2）存储容量 （3）寻址时间
外存设备概述 5.3.1 外存设备概述 1. 外存设备的主要技术指标 （1）存储密度 （2）存储容量 （3）寻址时间 （4）数据传输率 （5）误码率 （6）价格

70 一台设备所能存储的总信息数量，以字节为单位表示。
（1）存储密度 在磁介质单位长度或单位面积上所存二进制信息的数量。对于磁盘，通常用道密度和位密度来表示，也可以用两者的乘积来表示。对磁带设备，通常总是用位密度来表示。 （2）存储容量 一台设备所能存储的总信息数量，以字节为单位表示。

71 （3）寻址时间 磁盘属于按直接存取方式读写的设备 磁头沿磁盘的径向方向运动到目标磁道的时间 寻址时间
在目标磁道上等待磁盘被读写区段旋转道磁头 下面的时间 各取最大和最小时间的平均时间之和来表示。 磁带设备是用顺序存取方式完成读写的。要读写磁带上某个 区域上的信息，首先要等待该磁带旋转到该区域，所用时间是 几分钟到十几分钟。

72 磁表面存储器在单位时间内可以传输数据的数量，通常用二进制数的位数或字节数表示。它与设备本身的读写速度和接口逻辑线路有关。
（4）数据传输率 磁表面存储器在单位时间内可以传输数据的数量，通常用二进制数的位数或字节数表示。它与设备本身的读写速度和接口逻辑线路有关。 （5）误码率 衡量磁表面设备运行可靠性的重要指标。误码率等于读操作过程中，出错信息量在读出的全部信息中所占的比例。 （6）价格 外存设备的本身价格较贵，但因为存储容量特别大，存储单位信息（如1KB）所占的平均价格最低。

73 2. 磁记录原理与记录方式 （1）磁记录原理 磁表面记录设备，是在磁头和磁性材料的 记录介质之间有相对运动时，通过电磁转换过 程完成读写的。

74 B +Bm Br H -Hm -HC +HC +Hm -Bm -Br I 写“0”电流 写“1”电流

75 磁表面存储器的磁性材料具有矩形磁滞回线。 当磁性材料被磁化后，其工作点总是在磁滞回线上。只要外加正向脉冲电流（外加磁场H≥Hm），那么电流消失后，磁感应强度并不为0，而处于正剩磁状态Br 。反之，若外加负向的脉冲电流，磁感应强度可出现负剩磁状态。即当磁性材料被磁化后，会出现两个稳定的剩磁状态，形成一磁化元或存储元。如果用+Br表示代码“1”，用—Br表示代码“0”，则利用磁性材料的剩磁状态可记录一位二进制信息。

76 磁头在磁表面存储信息原理 铁心 读线圈 载磁体 磁层 S N 写线圈 I

77 磁头： 用软磁材料组成，当向线圈提供一定方 向和大小的电流时，磁头体被磁化，建立起一 定方向和强度的磁场，即磁环内有磁力线产生。 在磁头的间隙处磁阻最大，将产生漏磁。这漏 磁就是向磁记录介质写入信息的信息源。 磁记录介质 是在某种刚性（如硬盘）或柔性（如软盘、 磁带）载体上涂上薄层磁性材料的物体，磁性 材料用硬磁材料做成。

78 当磁头距磁记录介质很近且高速经过时，已磁化
写入过程： 当磁头前端与磁性介质很近时，磁头前间隙处 的漏磁将处于附近的磁记录介质的一小片磁性材料磁 化。当磁头离去后，这一小片被磁化的磁性材料保留 了磁化状态，从而记录下写入的一位信息。 读出过程： 当磁头距磁记录介质很近且高速经过时，已磁化 的一小片磁性材料的磁化状态通过前间隙在磁头的环 体内产生磁力线，从而在磁头线圈中感应出一个脉冲 电流，表示读出了记录在磁记录介质中的一位信息。

79 （2）磁记录方式 磁记录方式，指的是一种编码方法，即按什么方案（规律），把一连串的二进制信息变换成存储介质磁层中的一个序列的磁反转状态，并且可以容易、可靠地用读写控制电路实现这一转换过程。选用不同的记录方式，对磁表面设备的性能有重要的影响。 衡量磁记录方式的标准： ① 编码效率 ②自同步能力 ③可靠性

80 衡量磁记录方式的标准： ① 编码效率 指记录密度与最大磁化翻转密度之比。即为记录一位信息所用的最多磁化翻转次数的倒数。例如，若记录一位信息，最多要有一次磁化翻转，则编码效率为100%。 ②自同步能力 指从读出的数据信息中提取同步时钟信号的难易程度。同步时钟信号是分隔出连续多个数据的不同位所必须的时间基准信号。若有，则称为有同步能力。 ③可靠性 有能检查错误，甚至自动纠错等必要措施。

81 归零制（RZ） 不归零制（NRZ） 见1就翻的不归零制（NRZ1） 基本编码方式： 调相制（PM） 调频制（FM） 改进调频制（MFM）

82

83 基本编码方式： ① 归零制（RZ） 用向磁头线圈送入正负电流的办法写“1”和写“0”，“1”和“0”的状态正好相反。主要矛盾：两位之间的磁层处于非磁化状态，难予解决，故不实用。（P204） ② 不归零制（NRZ） 用向磁头线圈送入正、反向电流的办法写“1”和写“0”， “1‘和”0“的状态正好相反。磁层中不存在未被磁化的状态。 ③ 见“1”就翻的不归零制（NRZ1） 用在写“1”时就变化磁头线圈中的电流方向（写“0”则不变化电流方向）的办法执行写“1”和写“0”操作的方案。 ④ 调相制（PM）是用磁层中不同的磁化翻转方向来区别“1”和“0”的方案。磁头线圈中的电流，写“1”和写“0”的方向不同。读出时信号是正脉冲则为“1”，读出的信号是负脉冲则为“0”。

84

85 ⑤ 调频制（FM） 是用磁层中不同的磁化翻转次数来区别“1”和“0”的方案。记录“1”比记录“0”的磁化翻转频率要多一倍。磁头线圈中的电流，在每个位周期起始处要变化一次方向，写“1”时，在位周期中心再变化一次方向；写“0”时，在位周期的中心处不再变化一次方向。读出时，“1”信号表现为两个脉冲；“0”信号表现为一个脉冲。二者的频率相差一倍。 ⑥改进调频制（MFM） 取消了大部分在位周期起始处改变磁头线圈电流的动作，只保留在连续“0”信号的位周期起始处的电流变化方向（以便保证该编码方式的自同步能力）。其编码效率提高到100%，比FM提高一倍。

86 5.3.2磁盘设备的组成与运行原理 磁盘设备，通常由三部分组成： （1）磁盘驱动器 （2）磁记录介质（硬磁盘片、磁盘组、软磁盘片）
（3）磁盘接口系统

87 （1）磁盘驱动器（磁盘机） 通常是一个完整独立的设备，包括作为磁记录介质使用的磁盘和驱动磁盘匀速旋转的动力与驱动部件，完成读写功能的磁头和驱动磁头沿磁盘径向运动和准确定位的部件，以及其它一些控制逻辑电路等部件。

88 （2）磁记录介质（硬磁盘片、磁盘组、软磁盘片）
是单独的、可以和磁盘驱动系统分开保存的磁记录介质。最典型的情况是软磁盘系统，也有把硬磁盘机与硬磁盘片（组）做成分体结构的（活动磁盘系统），其总的存储容量不受太多的约束。

89 （3）磁盘接口电路 是插在主机总线插槽中的一块电路板，用于把磁盘驱动器与计算机主机连接为一体系统；接收主机发给磁盘的操作命令，实现数据缓冲与格式变换，处理主机与磁盘之间的其它交互作用与时间上的同步等。

90 硬磁盘驱动器的组成与功能 硬磁盘驱动器的一般组成： （1）主轴及其驱动系统 （2）磁头及其定位系统 （3）数据读写等控制逻辑部分

91

92 （1）主轴及其驱动系统 硬磁盘的盘片（组）被固定（或插入后卡）在磁盘机的主轴上，由主轴带动磁盘匀速旋转，而磁盘机的主轴，则是由一个主电机通过传动皮带带动旋转的。主电机的转速必须被监测和进行自动调节。在刚加电启动时，检测磁盘是否已经达到额定转速，通常在未达到额定转速之前，不允许磁头进入磁盘外沿之内；在磁盘正常旋转的过程中，可以用一个闭环的自动调节系统使其转速尽可能的均匀。

93

94 （2）磁头及其定位系统 大部分的磁盘系统中，只为每个磁盘面设立一个磁头，为在磁盘径向方向的某个位置（某个磁道）完成读写，必须驱动磁头移动到并定位在那里，实现这一功能的部件称为磁头定位驱动机构。它由小车和驱动部件组成，磁头被安装在小车上，小车的运动带动磁头沿磁盘径向前进和后退。

95

96 要读写磁盘上的信息，首先必须给出信息在磁盘上的准确位置：磁盘面，磁道、扇区。
（3）数据读写等控制逻辑部分 要读写磁盘上的信息，首先必须给出信息在磁盘上的准确位置：磁盘面，磁道、扇区。 对于写操作，当把要用的写入地址送入磁盘的地址寄存器后，再把要写入的数据经磁盘接口送到磁盘的读写控制逻辑电路，经过编码处理，送入驱动器再送入选定的磁盘的写入线圈，把信息串行地写入到选定的磁道中。写入操作一般伴有出错检查。 对于读操作，首先使磁头移动到磁盘地址寄存器指定的存储区域，选中的磁头执行读操作，读出信号送入读出放大器，然后经译码电路分离出数据脉冲，拼装成字节或字的格式送入磁盘接口。读的过程也伴有出错检查。

97 2. 磁记录介质——磁盘上的信息组织 （自学） 3.磁盘接口卡 磁带机设备简介

98

99 衡量硬磁盘的主要性能指标有哪些？硬磁盘是如何实现数据读写操作的？硬磁盘在计算机系统中发挥哪2种重要功能？（10分）
2003年1月试题 三、2． 衡量硬磁盘的主要性能指标有哪些？硬磁盘是如何实现数据读写操作的？硬磁盘在计算机系统中发挥哪2种重要功能？（10分） 答案： 衡量硬磁盘的主要性能指标有存储密度、存储容量、寻址时间、数据传输率、误码率和价格。

100 要读写磁盘上的信息，首先必须给出信息在磁盘上的准确位置，这个位置通常有哪个磁盘面，哪一个磁道及哪一个扇区等几部分组成。对于写操作，当把要用的写入地址送入磁盘的地址寄存器后，再把要写入的数据经磁盘接口送到磁盘的读写控制逻辑电路，经过编码处理，送入驱动器再送入选定的磁盘的写入线圈，把信息串行地写入到选定的磁道中。写入操作一般伴有出错检查。对于读操作，首先使磁头移动到磁盘地址寄存器指定的存储区域，选中的磁头执行读操作，读出信号送入读出放大器，然后经译码电路分离出数据脉冲，拼装成字节或字的格式送入磁盘接口。读的过程也伴有出错检查。

101 硬磁盘在计算机系统中的2种重要功能：一是摆脱主存储器容量的限制，解决了主存储器的存储容量不够大，存放不下足够多的数据和程序的问题；二是降低存储一定信息所用的成本，从而降低了整个系统的价格。

102 4.3 高速缓冲存储器部件（Cache） 作用：缓解主存速度慢，跟不上CPU读写速度要求的矛盾。

103 5.3.4 光盘设备的组成与运行原理 光盘设备——利用激光照射圆形盘体完成信息读写的设备。
光盘设备的组成与运行原理 光盘设备——利用激光照射圆形盘体完成信息读写的设备。 特点：存储密度大，容量大，非接触式读写，工作可靠性好，价 格便宜。 读光盘 3种类型光盘 一次写型光盘 可檫写型光盘（用激光照射特定的磁性材料介质实现））

104

105 一次型写光盘的组成： 写一次型光盘设备由光盘机和盘片组成。 光盘机由主轴驱动机构、读写光头和寻道定位
机构、激光器、光束分离器和光聚焦镜组成。 光盘是圆形的、用于记录信息的盘片，由 基板、铝质反射层、和薄金属膜等组成，基板 提供合适的机械性能，反射层用于反射接收到 的激光信号，而金属膜则是记录信息（区分“0” 和“1”信号）的介质。

106 一次型写光盘完成读写操作的基本原理： 激光器可以产生一定亮度（强度）的激光束，是光源部件。
光束分离器把接收到的激光束分成为写光束和读光束两部分。 调制器用于控制是否让写光束通过。写光束要通过跟踪反射 镜实现寻道定位，把写光束聚焦为很细的光束打到指定的光 盘位置，从而在那里融处一个小于1λ的小坑，表示已完成一 个“1”信号的写入操作。读出时，读光束也会照射到指定的光 盘的位置，但它的能量很弱，不会改变金属膜的反射特性， 只会把所照到之处有无小坑通过反射光的强弱表现出来，反 射回来的光被送到光敏二极管，从而确定读出来的是“1”信号 还是“0”信号。由于金属膜的反射特性，一旦被破坏了就不能 恢复，所以这种类型的光盘只能被写一次。

107

108 9．说明只写一次型光盘的组成？完成读写操作的基本原理？
答：写一次型光盘设备由光盘机和盘片组成。光盘机由主轴驱动机构、读写光头和寻道定位机构、激光器、光束分离器和光聚焦镜组成。 光盘是圆形的、用于记录信息的盘片，由基板、铝质反射层、和薄金属膜等组成，基板提供合适的机械性能，反射层用于反射接收到的激光信号，而金属膜则是记录信息（区分“0”和“1”信号）的介质。

109 一次型写光盘完成读写操作的基本原理：激光器可以产生一定亮度（强度）的激光束，是光源部件。光束分离器把接收到的激光束分成为写光束和读光束两部分。调制器用于控制是否让写光束通过。写光束要通过跟踪反射镜实现寻道定位，把写光束聚焦为很细的光束打到指定的光盘位置，从而在那里融处一个小于1λ的小坑，表示已完成一个“1”信号的写入操作。读出时，读光束也会照射到指定的光盘的位置，但它的能量很弱，不会改变金属膜的反射特性，只会把所照到之处有无小坑通过反射光的强弱表现出来，反射回来的光被送到光敏二极管，从而确定读出来的是“1”信号还是“0”信号。由于金属膜的反射特性，一旦被破坏了就不能恢复，所以这种类型的光盘只能被写一次。

110 5.3.5 磁盘阵列技术与容错支持 磁盘阵列技术——统一管理由多个磁盘组成的磁 盘阵列 采用磁盘阵列技术的目的：
磁盘阵列技术与容错支持 磁盘阵列技术——统一管理由多个磁盘组成的磁 盘阵列 采用磁盘阵列技术的目的： ① 通过多个磁盘的并列操作来提高设备总体的性 能 和可靠性。 例：若一个磁盘的容量为xMB，单位时间提供的 传送能力为yMB，那么n个磁盘的容量则为n×xMB， 单位时间提供的传送能力为n×yMB。 ②通过合理在多个磁盘之间组织数据，得到比较 理想的容错能力，即额外拿出一定的存储容量（冗余） 用于保存检错纠错的信息。

111

112 磁盘阵列结构 RAID 卡 4.3GB

113 磁盘阵列结构的组成与工作原理： 为了统一管理磁盘阵列，使用户感觉到的不再是多个物理磁盘，似乎就是一个性能更高的单一磁盘，就要使用阵列控制卡（RAID卡），把组成阵列的多个物理（实际）磁盘连接成一个逻辑整体，这被称为逻辑磁盘。该卡的一端将被连接的高速的SCSI总线或PCI总线的插槽中，以便与计算机主机接通，另外一端有1~3个接插头，通过电缆与1~3个磁盘设备连接，每组可有串行连接在一起的1~7个物理磁盘。RAID卡是一个有较强智能处理能力的接口电路。

114 RAID卡的主要组成部分： 单片计算机； 形成奇偶校验信息的机构； 分析处理主机CPU发来的读写磁盘命令的机构； 起缓冲作用的DRAM存储器（又被称为阵列加速器，几MB~十几MB容量，分成两个体以镜像方式运行，还有专用的电池支持） 系统能通过RAID卡对连接在卡上的多个磁盘，按用户的使用要求，灵活地配置不同的使用和容错方式。

115 RAID0（数据散放） RAID1（磁盘镜像） RAID2（与磁盘设备本身的工作特性 不完全符合） RAID3（要求多个物理盘同速并保持
6种容错技术 RAID0（数据散放） RAID1（磁盘镜像） RAID2（与磁盘设备本身的工作特性 不完全符合） RAID3（要求多个物理盘同速并保持 同步，性能/价格比） RAID4（数据保护） RAID5（分布式数据保护）

116 ①RAID0模式（数据散放） 磁盘0 磁盘1 磁盘2 磁盘3 文件 2 3 1 4 5 6 7 8

117 优点：不仅可以使几个磁盘合起来有更大的容量，还可以让多个物理磁盘并发读写，提高数据输入/输出的吞吐能力。
RAID0模式，是指把文件的数据分成容量相等（例如16kB）的“块”，把每一块交替地分别写到不同的物理磁盘的几个扇区中去。 优点：不仅可以使几个磁盘合起来有更大的容量，还可以让多个物理磁盘并发读写，提高数据输入/输出的吞吐能力。 缺点：没有采用任何容错措施，故没有容错能力。磁盘可用存储容量全部用于存储实际数据。

118 ②RAID1模式（磁盘镜像） 磁盘0 磁盘1 1 2 镜像 数据

119 优点：数据同时保存在两个磁盘中，若其中任何一个磁盘出现故障，可以从另一磁盘读出数据，而不会出现令人难以接受的丢失数据的局面。
②RAID1模式（磁盘镜像） RAID1模式是实现两个磁盘互为备份的用法，即把相同的数据分别写到配对使用的两个磁盘中（镜像磁盘）这一写操作是对两个磁盘同时进行的，不会有降低写入速度的矛盾。 优点：数据同时保存在两个磁盘中，若其中任何一个磁盘出现故障，可以从另一磁盘读出数据，而不会出现令人难以接受的丢失数据的局面。 缺点：镜像磁盘总存储容量的有效利用率只有50%。

120 ③ RAID4模式（数据保护） 数据 磁盘0 磁盘2 奇偶（Parity） 磁盘3 磁盘1 1 2 3 P1 4 5 6 P2

121 优点：提供了容错能力，N+1个磁盘中任一个出现故障，可用其余N个磁盘的内容计算出故障磁盘的正确数据。存储容量有效利用率位N/N+1。
③ RAID4模式（数据保护） RAID4模式，是为N个存储数据的磁盘分配另一个专用于存储奇偶校验信息的磁盘。把N个数据分块写进多个数据磁盘（同RAID0），对这些数据中相应的几位求出奇偶校验值，最终形成一个奇偶校验值组成的信息块写入专用于存储奇偶信息的磁盘（数据保护）。 优点：提供了容错能力，N+1个磁盘中任一个出现故障，可用其余N个磁盘的内容计算出故障磁盘的正确数据。存储容量有效利用率位N/N+1。 缺点：计算出故障磁盘的正确数据比较费时，不支持多个数据磁盘的并行操作。

122 ④ RAID5式（分布式数据保护） 数据块3 奇偶块2 数据块8 数据块11 数据块2 数据块5 奇偶块3 数据块10 1 2 3 P1 4
6 数据块1 数据块4 数据块7 奇偶块4 奇偶块1 数据块6 数据块9 数据块12

123 ④ RAID5式（分布式数据保护） 盘和另一个专用的奇偶校验磁盘，把N+1个磁盘同等对待，
RIAD5是对RAID4的改进。不再区分N个存储数据的磁 盘和另一个专用的奇偶校验磁盘，把N+1个磁盘同等对待， 都用于存放数据和奇偶校验信息。在同一个物理磁盘中，数 据和奇偶校验信息以不同扇区的形式体现出来。 优点：同RAID4，提供了容错能力。即这N+1个磁盘 中任何出现故障，都不回造成数据丢失的问题，可以用剩 下N个磁盘的内容，计算出存放在有故障磁盘中正确的数据 内容。存储容量的有效利用率同样为N/N+1。可对多个磁盘 执行并行读写操作。

124 2001年7月试题 一、6 使用阵列磁盘可以比较容易地增加磁盘系统的         ，提高磁盘系统的读写速度，能方便地实现磁盘系统的          功能。 答案：存储容量 容错

125 2002年1月试题 一、5 使用阵列磁盘可以比较容易地增加磁盘系统的          ，提高磁盘系统的 速度，能方便地实现磁盘系统的           功能。 答案：存储容量 读写速度 容错

126 2000年7月试题 三、3．使用阵列磁盘的目的是什么？阵列磁盘中的RAID0、RAID1、RAID4、RAID5各有什么样的容错能力？
采用磁盘阵列技术的目的： ①通过多个磁盘的并列操作来提高设备总体的性能和可靠性。 ②通过合理在多个磁盘之间组织数据，得到比较理想的容错能力，即额外拿出一定的存储容量（冗余）用于保存检错纠错的信息。 RAID0模式（数据散放） 只用于扩展容量，并发读写，提高数据输入/输出能力。没有容错措施，故没有容错能力。

127 RAID1模式（磁盘镜像）是实现两个磁盘互为备份的用法，把相同的数据分别写到配对使用的两个磁盘中。它用于备份数据，即使一个磁盘出现故障，还可以从另一磁盘读出数据。
RAID4模式（数据保护）提供了容错能力，N+1个磁盘中任一个出现故障，可用其余N个磁盘的内容计算出故障磁盘的正确数据。 RAID5模式（分布式数据保护）是对RAID4的改进。同RAID4一样，供了容错能力，N+1个磁盘中任一个出现故障，可用其余N个磁盘的内容计算出故障磁盘的正确数据。

128 作业3.11.为什么要采用磁盘阵列技术？何为逻辑盘，何为物理盘？作为一个逻辑盘使用的多个物理盘需要在转速和所有扇区等方面严格同步吗？为什么？
答：采用磁盘阵列技术的目的是： ①通过多个磁盘的并列操作来提高设备 总体的性能和可靠性。②通过合理在多 个磁盘之间组织数据，得到比较理想的 容错能力，即额外拿出一定的存储容量 （冗余）用于保存检错纠错的信息。

129 用阵列控制卡（RAID卡）把组成阵列的多个物理（实际）磁盘连接成一个逻辑整体，这个逻辑整体被称为逻辑盘。参与由阵列控制卡（RAID卡）组成阵列的多个物理（实际）磁盘被成为物理盘。
作为一个逻辑盘使用的多个物理盘需要在转速和所有扇区等方面不需严格同步，因为阵列磁盘有两项技术，即并发命令请求和命令排队技术及快速接入和切断技术能进一步提高数据读写的速度和把占用总线的时间压缩到尽可能短。

130 作业3.12. 阵列磁盘使用什么类型的接口卡？该卡上大体有些什么组成部件？阵列盘中的RAID0、RAID1、RAID4和RAID5指的是什么类型的容错能力？
该卡上大体上有以下支持部件：单片计算机；形成奇偶校验信息的机构；分析处理主机CPU发来的读写磁盘命令的机构；起缓冲作用的DRAM存储器。

131 RAID0 模式（数据散放）：只用于扩展容量，并发读写，提高数据输入/输出能力，没有容错能力。RAID1模式（磁盘镜像）：是实现两个磁盘互为备份的用法，即使一个磁盘出现故障，还可以从另一磁盘读出数据。RAID4模式（数据保护）：提供了容错能力，N+1个磁盘中任一个出现故障，可用其余N个磁盘的内容计算出故障磁盘的正确数据。RAID5模式（分布式数据保护）是对RAID4的改进。同RAID4一样，供了容错能力，N+1个磁盘中任一个出现故障，可用其余N个磁盘的内容计算出故障磁盘的正确数据。

132 5.4 高速缓冲存储器（Cache） 作用：缓解主存速度慢、跟不上CPU读写速度要求的矛盾。

133 衡量Cache运行性能的最重要的指标——命中率。
实现原理： 把CPU最近可能用到的少量信息从主存复制到Cache中，Cache下次再用到这些信息时，它不必访问慢速主存，而直接从快速Cache得到，从而提高了得到这些信息的速度，使CPU有更高的运行效率。 衡量Cache运行性能的最重要的指标——命中率。 命中率——能以多大的概率，CPU可以从Cache中得到原本应该到主存中去取得的信息。（因为Cache的容量远小于主存，它锁存放的内容只是主存内容的一小部分。）

134 高速缓冲存储器的运行原理 用什么办法找到与原主存单元对应的Cache单元？ 合理地设计Cache的组织形式。Cache每一存储单元由3部分组成： 第一部分：数据字段，是从主存单元复制过来的数据，是在CPU读该主存字时同时写进选中的Cache单元的。 第二部分：标志字段，保存相应的主存单元信息。在复制主存单元数据内容的同时，将相应的地址写进标志字段。 第三部分：有效值字段（1位），规定值为 1时，表明标志字段、数据字段的内容是有效的；值为0时，表明标志字段、数据字段的内容是无效的。

135

136 完善措施： ①以几个字组成的字块为单位实现主存与Cache的对应关系。若以一个字为对应单位，标志字段必须存放一个主存单元的完整的字地址，占用位数多，Cache总容量（位数×单元数）变大。而且实现主存地址与Cache标志字段比较的次数也多，不利于提高Cache的运行速度。 ②以几个字组成的字块为单位实现两者之间的数据传送。即在CPU读一个主存字时，顺便把该字以后的几个字也写进Cache，CPU要用到这几个字时，就可以从Cache中快速得到，而不必每次去读内存。

137 地址映像——把主存单元的地址经过某种函数关系处理后写进Cache的标志字段的过程。
几个概念： 地址映像——把主存单元的地址经过某种函数关系处理后写进Cache的标志字段的过程。 地址变换——执行程序时把主存地址变换为访问Cache地址的过程。 全相联映像方式 3种映像方式 直接映像方式 多路相联映像方式

138 1.全相联映像方式 全相联映像方式,是指主存的一个字(字块)可以映像到整个Cache的任一个字(字块)中;反过来说,Cache中的一个字(字块)中,在不同时刻可能存放的是整个主存中的任何一 个字(字块)中的内容,即二者之间的对应关系是完全随意的,没有任何强制性的限制条件。 优点：对Cache的使用可以有最大的灵活性。只要Cache中尚有空闲的单元，而又有新的主存单元的内容要写入Cache时，就确保能实现这次操作。

139

140 例：设Cache的容量为1K字，一个字块为8字，则Cache可
较。比较操作的电路过于复杂。 13位 3位 主存地址 写进Cache标志字段 字块内编号

141 优点：实现与标志字段比较的线路简单，成本低。 缺点：对Cache的使用缺乏灵活性，影响命中率。
2. 直接映像方式 直接映像方式是指主存中的一个字（字块）只能映像到Cache中的一个准确确定的字（字块）中；反过来，Cache中的一个字（字快）中，在不同时刻存放的仅能是整个主存中确定的某些字（字块）的内容，即二者的对应关系是完全硬性确定的，没有任何选择的余地。 优点：实现与标志字段比较的线路简单，成本低。 缺点：对Cache的使用缺乏灵活性，影响命中率。

142

143 例：设Cache的容量为1K字，一个字块为8字，则Cache可分为1024/8=128字块 。设主存容量为64K个字（16 位地址），一个字块为8字，则可分为216/8 = 8192个字块。每1K字为一个字段，则可分为64个字段（每段中有128个字块）。 读主存时，用主存地址中间7位块号确定Cache中的块，再用高6位地址（区段号）与Cache特定块着中的标志字段比较，若相同，说明要读的数在Cache中，表明访问成功，即“命中”。 3位 主存地址 主存中的段号， 写进Cache中 的标志字段 字块内编号 7位 6位 Cache中的字 块号，对应主 存中每段的字 块号

144 3.多路组相联映像方式 多路组相联映像方式，是对全相联和直接映像的一种折中的处理方案。它既不是在主存和Cache之间实现字块（字）的完全地随意对应，也不是在主存和Cache之间实现字块（字）的多对一的硬性对应，而是实现一种有限度的随意对应。

145 个体0 （偶数地址） 个体0 （奇数地址）

146 实现原理：把Cache存储器组织分为同等容量的多体结构（以2个为例），则每个体为原来容量的1/2。Cache中的一个个体和主存中的字块的对应关系与直接映像类似，但主存中的一个字块可存放到Cache中的任何一个个体之中。

147 设主存容量为64K个字（16位地址），每个区段有512个字，则可分为128个区段，每个区段则可分为512/8=64个字块，一个字块为8字。
例：设Cache的容量为1K字，为实现2路相联，即分为2个个体，则Cache每个个体的容量为512个字。设每一个字块为8字，则每一个个体可分为512/8 = 64个字块。 设主存容量为64K个字（16位地址），每个区段有512个字，则可分为128个区段，每个区段则可分为512/8=64个字块，一个字块为8字。 3位 主存地址 主存中的段号， 写进Cache中 的标志字段 （可能在不同 的个体中） 字块内编号 6位 7位 Cache中每 个个体的字 块号，对应 主存中每段 的字块号

148 读主存时，先用16为地址中的中间6位确定Cache中的块号（因为主存中的每一字块与Cache中的字块是一一对应的），再用高7位的区段号与Cache中两个个体中的标志字段相比较若两者相同，则命中。

149 与直接映像的区别：主存中的每一字块可以从多个个体中（而不是一个）选择其一（ 完成写入Cache的操作，有了更大的灵活性，有利于提高命中率，比较线路也不会太复杂。
与全相联映像的区别：一个主存字块可以与有限个Cache字块（而不是全部字块）建立随意的对应关系（有限度的对应关系），可以简化与Cache中标志字段相比较的线路。

150 4.3.3 Cache存储器实用中的几个问题 1.Cache的容量与命中率的关系 Cache的容量大，好一些。
line size）与命中率的关系 Cache每次与内存交换信息的单位量适中为好。 3.多级的Cache结构与命中率的关系 Cache的多级组织可提高命中率。 4. Cache的不同映像方式与命中率的关系 在三种映像方式中，多路组相联映像方式更好。

151 （改写主存储器的策略） （1）接下来直接改写主存单元内容。 简便易行，但可能带来系统运行效率不高的问题，故而未被采用。
5. 写Cache的策略和对系统性能的影响 （改写主存储器的策略） 若CPU改写了Cache的一个单元的内容后，且尚未改变主存单元内容，则出现数据不一致性。两种解决办法： （1）接下来直接改写主存单元内容。 简便易行，但可能带来系统运行效率不高的问题，故而未被采用。 （2）拖后改写主存单元内容，一直拖到有另外的设备要读该内容过时的主存单元时。首先停止这一读操作，接下来改写主存内容，之后再启动已停下来的读操作，否则，不必改写。

152 6. Cache接入计算机系统的方法对系统性能的影响
侧接法 Cache接入计算机系统的方法 隔断法

153

154

155 2004年1月试题 选择填空题 7．在CACHE存储器中，当程序正在执行时，由（ ）完成地址映射。 A．程序员 B．硬件 C．硬件和软件
2004年1月试题 选择填空题 7．在CACHE存储器中，当程序正在执行时，由（ ）完成地址映射。 A．程序员 B．硬件 C．硬件和软件 D．操作系统 答案：B

156 2003年7月试题 二、1．在计算机系统中，高速缓冲存储器是设置在（h）和（f ）之间，用于解决（f）读写速度慢，跟不上（h）快速取得指令或数据的矛盾，通常选用（j）存储器芯片实现。它与主存储器的读写原理不同，执行写入操作时，要把有关（a）信息写入选中的高速缓冲存储器的某一单元时，还应该将与这一信息相关的（ c ）信息或其中的一部分写入与之对应的标志字段；在执行读出操作时，不能仅仅只通过对原本用于读存储器的地址信息进行译码去选择高速缓冲存储器的某一单元来取得所需要的数据，还必须通过检查高速缓冲存储器的有关单元的标志位的值，才能确定得到的是否是所要求的数据，这是因为高速缓冲存储器（ b ）单元对应（f）多个存储单元。依据被读单元的内容或其一部分判定得到的是否是所需的数据的原理运行的存储器被称为（s）存储器。 a．数据 b．一个 c．主存地址 d．可以 e．多个 f． 主存储器 g． 不可以 h．中央处理器 i．ROM j．静态 k．动态 l．RAM m．不可以 n．高位 o．低位 p．控制 q.读/写 r．运行 s．关联 答案：h f f h j a c b f s

157 2000年7月试题 三、2．Cache有哪三种基本映像方式？各自的主要特点是什么？衡量高速缓冲存储器（Cache）性能的最重要的指标是什么？
全相联映像方式是指主存中任一个字（字块）可以写入Cache中的任何一个字（字块）中。其优点是有最大的灵活性。缺点是要确定读的信息是否在Cache中，必须用原本读主存的地址与整个Cacha每一个单元的标志字段比较，电路过于复杂，成本较高。 直接映像方式是指主存的一个字（字块）只能映像到Cache的字和字块中。优点是要确定读的信息是否在Cache中时原本读主存的地址与标志字段比较的线路简单，成本低；缺点是Cache的使用缺乏灵活性，影响命中率。

158 多路组相联映相方式是对全相联映相方式和直接映像方式的一种折中的处理方案。它与直接相联映像方式的区别在于每个主存字块可以从多个（例如2，4，8个，而不是一个）体中选择其一完成写入Cache的操作，它与全相联映像的类同之处是把一个主存字写进Cache时，可以在Cache的多个（而不是任何一个）个体中选择。既有较高的命中率，又使比较线路也不会太复杂。 衡量Cache性能的最重要的指标是命中率。

159 7.说明影响高速缓存命中率的因素有哪些？简单解释是如何影响的。
答：影响高速缓存命中率的因素有Cache的容量、Cache每次与内存交换信息的单位量、Cache的结构和映像方式。Chace的容量选择得大一些；Cache每次与内存交换信息的单位量适中；Cache的结构做成多级组织；在三种映像方式中，选用多路组相联映像方式有利于提高高速缓存的命中率。

160 试题三 三、3 回答读Cache存储器的过程，与读内存储器的过程有哪些不同的方面？为什么？（15分） 答案： （1）读内存储器，是给出内存储器的地址，直接读出选中单元的内容即可； （2）读Cache存储器，按一定的地址变换方式给出Cache地址，并检查地址标识字段部分的内容，匹配，则该单元数据的内容就是被读内容。 （3）读Cache存储器比读内存储器速度快，一是由于二者使用的芯片速度不同造成的，二是因为两种存储器的组成和工作原理不完全相同，Cache是用关联存储器原理运行的。

161 2004年7月试题 二、2 2．CACHE存储器通常使用3种映象方式，其中 是指主存的一个字（字块）可以映象的CACHE一个 字（字块）中。反过来，CACHE的一个字在不同时刻可以存放的是整个主存中的一个 字的内容，即两者的关系是完全硬性确定的，没有任何选择余地。 答案： 直接映象方式 准确确定的 确定的某些

162 2004年7月试题 四、4 4．高速缓存与主存在读写原理方面有何区别？答案： （1）读内存储器，是给出内存储器的地址，直接读出选中单元的内容即可； （2）读Cache存储器，按一定的地址变换方式给出Cache地址，并检查地址标识字段部分的内容，匹配，则该单元数据的内容就是被读内容。 （3）读Cache存储器比读内存储器速度快，一是由于二者使用的芯片速度不同造成的，二是因为两种存储器的组成和工作原理不完全相同，Cache是用关联存储器原理运行的。

163 5.4 虚拟存储器部件 5.5.1 虚拟存储器的概念 虚拟存储器——通常是指高速磁盘上的一片存储空间。其功能是通过硬件、软件的办法，可以将其作为主存储器的扩展的存储空间来使用，使得程序人员能够使用比主存实际容量大得多的存储空间来编写和运行程序。

164 核心思路——程序运行的局部性原理 一个程序运行时，在一小段时间内，只会用到程序和数据的一小部分，仅把这部分程序和数据调入内存即可，更多的部分是在用到时随时从磁盘调入主存储器。 追求的目标——摆脱主存储器容量的限制（通过磁盘非常大的存储空间解决），降低存储一定信息所用的成本（通过磁盘非常低的存储成本解决）。 实现方法——在操作系统和相应硬件的支持下，数据在磁盘和主存之间按持续运行的需要自动成批量地交换数据。

165 段——在程序设计过程中，把逻辑上、处理功能上有一定的独立性的程序段落（独立的程序单位）称为段，它可供主程序或其它程序调用。
段式存储管理 段——在程序设计过程中，把逻辑上、处理功能上有一定的独立性的程序段落（独立的程序单位）称为段，它可供主程序或其它程序调用。 一个大的程序由许多程序段组成。段由段名或段号指明，长度是任意的。在处理和运行程序时，把段作为信息单位，实现信息在主存-辅存之间的的传送和定位。 段的存储管理——主存按段进行分配与管理的管理方式。 程序的逻辑空间——经过连接而组成的程序所占的空间。 逻辑地址——逻辑段号拼接上段内地址组成。

166 逻辑地址与主存占用示意图 段1 段2 段3 段1 段3 程序的逻辑地址空间 主存储器

167 在程序运行的过程中，当用到某一段并将调入主存时，它被分配到一片连续的主存区域，该主存区域的起始单元用于存放该段的第一个字，以后各字顺序存放。
段式存储管理的核心问题是变逻辑地址中的逻辑段号为主存中的一个存储区域的起始地址，这是通过在系统中设置的一个段表完成的。

168 段表基地址寄存器

169 段表也是一个特定的段，通常内存放在主存中。为访问段表，段表在主存中的起始地址被写入一个被称为段表基地址寄存器的专用寄存器中。
段表由多个入口（表项）组成，每个表项由三部分内容构成：起始段地址，段的长度，段的装入位。段的起始地址给出本段在主存中的起始地址，该起始地址加上逻辑地址的段内地址就得到本段的一个字在主存中的真正地址。段的长度用于主存使用的合法检查，当出现段内地址超过该长度时，就是主存使用中的一个地址越界错误。段的装入位用于判断本段是否装入主存。

170 段表基地址寄存器

171 地址转换过程（通过段表完成） 把逻辑地址的段号与段表基地址相加，其和作为地址，找到段表中的一个表项。 检查该表项中的装入位，若装入位内容为 1，表明该段已调入内存。取段的起始地址加上逻辑地址中的段内地址，就得到一个数据在主存中的实际地址。 若装入项为0，表明该段尚未调入内存，则操作系统负责首先把该段从磁盘调入内存，并相应修改段表中的该表项内容，之后才可以完成地址转换过程。 实际应用中，段起始地址可存储到一个专门设立的段地址寄存器中。

172 ②逻段辑上的独立性使其易于分别编译、管理修改和保护； ③便于多道程序实现实现对段的公享。
段式存储器管理的优点： ①段的分界与程序的自然分界相对应； ②逻段辑上的独立性使其易于分别编译、管理修改和保护； ③便于多道程序实现实现对段的公享。 段式存储器管理的缺点：段长的不确定性，会给主存空间的分配和管理带来麻烦，而且容易在段间留下许多零碎的，难以使用的小存储空间（称为碎块） 浪费存储器的有效可用容量。

173 作业3.8. 说明段表的组成与逻辑段地址到内存物理地址的变换过程。
答：段表由多个入口（表项）组成，每个表项由三部分内容构成：起始段地址，段的长度，段的装入位。把逻辑地址的段号与段表基地址寄存器中的段表基地址相加，其和作为地址，找到段表中的一个表项。该表项中的段起始地址部分即是该段在内存中的物理地址。

174 5.5.3 页式存储管理 虚拟地址用虚页号拼接页内地址给出； 主存实际地址用实页号拼接页内地址给出。
页式存储管理 主要思路：把虚拟（逻辑）地址空间和主存实际（物理）地址空间都分成容量大小相等的页，并规定页的大小为2的整数次方的大小，则所有的地址都可以用页号拼接页内地址的形式来表示。 虚拟地址用虚页号拼接页内地址给出； 主存实际地址用实页号拼接页内地址给出。

175 页式存储管理与段式存储管理的重要区别： 段——本身是程序设计的一个产物，段是一个独立的程序单位，长度可变；
页——不是程序本身的什么特性，是为了方便管理，人为地对程序进行划分的结果，通常在一 个计算机系统中，页的长度是事先确定的，不会变化的。这中通过分页方式进行存储器滚里电脑技术称为页式存储管理。 关键功能——实现以页为单位来完成虚存和实存之间的信息交换，并完成逻辑地址到物理地址的转换，即找出虚页号和实页号的对应关系（通过设立页表来完成）。

176 表项 页表——由若干表项构成，用页表基地址寄存器存放页表在主存中的起始地址。 虚页被分配在内存中的实际页号 页装入（有效）位 修改标志位
替换控制位 其它保护位 页表本身也是以页为单位管理的，它可以保存在虚存中，也可以保存在主存中。为了能到主存中找页表，必须设立一个专用的页表基地址寄存器来存放页表起始地址。 表项 控制位字段

177

178 页式存储器管理的地址变换过程 用虚地址中的页号与页表基地址相加，求出该虚页的页表表项在主存中的实际地址。从该表的实页号字段取出实页号，再拼接上虚地址中的页内地址，就得到读主存数据用的实际地址。 当需要把一页内容从虚存调入内存时，操作系统从主存空闲区找出一页分配给这一页，把其内容写入主存，并把主存的实际页号写入表项的实页号字段，写装入位为1。

179 当下次要读页内的某个单元时，首先要读一次主存，通过查页表求得实存地址，然后再读一次内存，才能取得要读的数据。
为读一个数据变成两次读主存，实际应用是难以接受的。为此，设立一个完全用快速硬件实现的容量很小的（一般在16~64个表项之间）快速页表，用于存放在页表中使用最频繁的、为数不多的那些表项内容。其中最重要的两项内容是虚页号和实页号。

180 虚页号 实页号 页内地址 虚地址（程序在给出） 实地址 读写内存用 比较（按内容选） 快表（专用硬件）示意运行过程

181

182 转换过程： 用虚地址中的虚页号与快表中的虚页号相比较，若两者相同，则取出该表项的实页号，再与页内地址拼接就得到主存的实际地址。 当快表中找不到该虚页号时，就要到主存中经慢表找到该虚页号对应的实页号，得到主存实际地址的同时，并用该虚页号和实页号替换快表中的一个表项的内容，以便反映这次操作的现实形势。 利用快表实现地址转换过程与Cache的组成与应用十分相似。

183 作业3.9. 说明页表的组成与程序逻辑地址的内存物理地址的变换过程。快表一定要有的吗？说明快表的组成与读写过程。
答：页表由若干表项构成，每一个虚页号对应页表中的一个表项。表项的内容包括虚页被分配在内存中中的实际页号，还可能包括页装入（有效）位，修改标志位，替换控制位，其它保护位等组成的控制位字段。 用虚地址中的页号与页表基地址相加，求出该虚页的页表表项在主存中的实际地址。从该表的实页号字段取出实页号，再拼接上虚地址中的页内地址，就得到读主存数据用的实际地址。

184 快表不一定要有。它是为了避免为读一个数据而两次读主存这一过程而设置的。快表用于存放在页表中使用最频繁、为数不多的那些表项的内容，其中最重要的两项内容是虚页号和实页号。读写过程是：用虚地址中的虚页号与快表中的虚页号相比较，若两者相同，则取出该表项的实页号，再与页内地址拼接就得到主存的实际地址。当快表中找不到该虚页号时，就要到主存中经慢表找到该虚页号对应的实页号，得到主存实际地址的同时，并用该虚页号和实页号替换快表中的一个表项的内容。

185 2001年7月试题 二、3 在虚拟存储器中,程序的指令中使用是存储器的(   ),经过地址变换后得到的可以用以访问一个存储器单元的地址称为(   )。 A. 有效地址   B.内存地址   C.形式地址     D.文件地址     E.物理地址    F.逻辑地址   H.指令地址      I.指令地址     J.CACHE地址 答案： F E

186 2005年1月试题 一、8 虚拟存储器管理系统的基础是程序的局部性原理，因而虚存的目的是为了给每个用户提供比主存容量（ ）地址空间。 A．小得多的逻辑 B．大得多的逻辑 C．小得多的物理 D．大得多的物理 答案：D

187 2004年7月试题 一、7 7．在虚拟存储器中，当程序正在执行时，由（ ）完成地址映射。 A．程序员相应硬件 B．编译器相应硬件 C．装入程序相应硬件 D．操作系统相应硬件 答案：D