实验四 利用中规模芯片设计时序电路（二）.

Presentation on theme: "实验四 利用中规模芯片设计时序电路（二）."— Presentation transcript:

1 实验四 利用中规模芯片设计时序电路（二）

2 实验考试：七段数码管显示译码器的设计 （考试时间1小时） 必做实验项目 8D型锁存器的功能测试 8D型锁存器的应用电路 移位寄存器的功能测试 移位寄存器的应用

3 8D型锁存器的功能测试 输出数据 输入数据 +5V 允许 输出控制

4 8D型锁存器功能测试 74HC373 跟随 ③信号输出 ⑪ 电源 +5V GND ⑩信号输入 20 19 18 17 16 15 14 13
12 11 74HC373 跟随 1 2 3 4 5 6 7 8 9 10 ⑩信号输入

5 8D型锁存器功能测试 74HC373 锁存 ③信号输出 ⑪ 电源 +5V GND ⑩信号输入 20 19 18 17 16 15 14 13
12 11 74HC373 锁存 1 2 3 4 5 6 7 8 9 10 ⑩信号输入

6 8D型锁存器的功能测试 实验要点： 74HC373位于实验台左下角的⑥扩展实验单元
扩展实验单元的芯片VCC和GND须连接⑪电源单元的+5V和GND 输入信号连接信号输入单元的开关； 输出信号连接信号输出单元的指示灯。

7 B A 8D型锁存器的应用电路 74HC373 …… U1 …… 74HC373 …… U2 …… 注: 红色表示高电平, 蓝色表示低电平。
Q0 8D型锁存器的应用电路 …… …… D7 Q7 CP1 CP OE B A Q7 74HC373 U2 D7 …… …… Q0 D0 CP2 CP OE 注: 红色表示高电平, 蓝色表示低电平。 C

8 8D型锁存器的应用电路

9 实验要求： 输入、输出只需各任选4路 传送数据被禁止的方向应填高阻。 输入信号连接信号输入单元的开关； 输出信号连接信号输出单元的指示灯。
8D型锁存器的应用电路 实验要求： 输入、输出只需各任选4路 传送数据被禁止的方向应填高阻。 输入信号连接信号输入单元的开关； 输出信号连接信号输出单元的指示灯。

10 移位寄存器的功能测试 74HC194 单脉冲 ⑩信号输入 Q0 Q1 Q2 Q3 CP S1 S0 15 14 13 12 11 10 9
6 7 MR DSR D0 D1 D2 D3 DSL ⑩信号输入

11 移位寄存器的功能测试 实验提示： D0~D3为并行输入端， Q0~Q3为并行输出端； DSR、DSL为右移、左移串行输入端； MR为清零端；
S1、S0为方式控制，作用如下： S1S0= 保持 S1S0= 右移操作 S1S0= 左移操作 S1S0= 并行送数

12 移位寄存器的应用

13 预习 预习： 实验五 用VHDL语言设计组合电路 要求： 阅读实验指导书第二章，完成预习报告。