第五章 触发器 5.1 概述（掌握触发器基本概念） 5.2 SR锁存器（掌握基本结构及动作特点）

Presentation on theme: "第五章 触发器 5.1 概述（掌握触发器基本概念） 5.2 SR锁存器（掌握基本结构及动作特点）"— Presentation transcript:

1 第五章 触发器 5.1 概述（掌握触发器基本概念） 5.2 SR锁存器（掌握基本结构及动作特点）
第五章 触发器 5.1 概述（掌握触发器基本概念） 5.2 SR锁存器（掌握基本结构及动作特点） 5.3~5.5 电平触发、脉冲触发及边沿触发的触发器（内部结构一般了解） 5.6 触发器的逻辑功能及描述方法描述

2 5.1 概述 1、定义： 触发器（Flip Flop，简写为FF）是一能够存储一位二进值信号的基本单元电路。 2、基本特点： 3、类型：
5.1　概述 1、定义： 触发器（Flip Flop，简写为FF）是一能够存储一位二进值信号的基本单元电路。 2、基本特点： （1）具有两个能自行保持的稳定状态0、1 ； (双稳态触发器）。 （2）可以置1或0状态。 3、类型： （1）按逻辑功能分：RS、JK、D、和T型触发器等； （2）按触发方式（电路结构决定）分：电平触发、脉冲触发及边沿触发三种； （3）按存储数据的原理不同分：静态和动态触发器。

3 5.2　SR锁存器 一、SR锁存器的电路结构与动作特点 正是由于引入反馈，才使电路具有记忆功能 !

4 保持！ 1 1 1 1 1 1 二、功能分析 设Q为触发器的原状态（现态），即触发信号输入前的状态；
输入RD=0, SD=0时 Q=0 ，Q'=1 Q=1 ，Q'=0 1 1 1 1 1 1 输出保持原状态： 输出保持原状态： Q*=0 ，（Q*）＇=1 Q*=1 ，（Q*）＇=0

5 置“1” ！ 1 1 1 1 1 1 1 1 输出变为： 输出保持： 输入RD=0, SD=1时 Q=0 ，Q'=1 Q=1 ，Q'=0
置“1” ！ Q=0 ，Q'=1 Q=1 ，Q'=0 1 1 1 1 1 1 1 1 输出变为： 输出保持： Q*=1，（Q*）＇=0 Q*=1，（Q*）＇=0

6 置“0”！ 1 1 1 1 1 1 1 1 输出保持： 输出变为： 输入RD=1, SD=0时 Q=0 ，Q'=1 Q=1 ，Q'=0
1 1 1 1 1 1 1 1 输出保持： 输出变为： Q*=0，（Q*）＇=1 Q*=0，（Q*）＇=1

7 1 基本RS触发器的特性表 输入RD=1, SD=1时 1 保持 0① 置1 置0 输出：全是0 不定
1 0① 保持 置1 1 置0 输出：全是0 不定 注意：当RD、SD同时由1变为0时，翻转快的门输出变为1，另一个不得翻转。因此，该状态为不定状态。 约束条件：RD .SD=0

8 三、动作特点：直接置位，直接复位。 四、存在问题： SD：直接置1端；RD：直接置0端。
1、输入端信号变化，输出随之变化，无法在时间上加以控制； 2、存在约束条件：即RD .SD=0 。 由与非门组成的基本SR锁存器的电路结构与图形符号。

9 由与非门组成的基本SR锁存器特性表 例题分析：P218例5.2.1 保持 不定 置1 1 1① 置0

10 5.3 电平触发的SR触发器（同步SR触发器） 一、电路结构与工作原理 二、动作特点（电平触发） 输入控制门+SR锁存器
X 1 1① * Q R S CLK 输入控制门+SR锁存器 二、动作特点（电平触发） 在CLK=1的全部时间里， S和R的变化都将引起输出状态的变化。

11 带有异步端的同步RS触发器的电路结构 平时常为 1 异步置1端 异步置0端 平时常为 1 存在问题：在CLK=1期间存在多次翻转问题。

12 5.4 脉冲触发的触发器（主从触发器） 5.5 边沿触发的触发器
动作特点： 一、触发器的状态的变化发生在CLK 信号的下降沿（或上升沿）； 二、CLK有效的全部时间内输入信号的任何变化都可能会影响输出。 三、主从JK触发器存在“一次翻转”特性，分析该种触发器输出波形时要特别注意。（有学校考研会考主从JK触发器）。 5.5 边沿触发的触发器 动作特点： 触发器的次态仅仅取决于CP 信号的下降沿（或上升沿）到达时刻输入信号的状态，而在CP=1或CP=0期间，输入端的任何变化都不影响输出。

13 5.6 触发器的逻辑功能及描述方法 一、触发器按逻辑功能的分类及功能描述 二、触发器逻辑功能与电路结构的关系 三、触发器逻辑功能的转换
触发器的逻辑功能是指触发器的次态和现态及输入信号之间在稳态下的逻辑关系。 逻辑功能可采用特性表、特性方程、状态转换图和波形图（或称时序图）来描述。 

14 一、触发器逻辑功能及描述方法 1、RS触发器 （2）特性表 （3）特性方程： （1）逻辑符号 （4）状态转换图 上升沿触发
Q＇ Q CLK 1 1① （4）状态转换图 上升沿触发 约束条件：SR=0

15 （5）波形图 CLK t R S Q＇ Q CLK Q t

16 2、JK触发器 下降沿触发 （1）逻辑符号 CLK Q＇ （3）特性方程： （2）特性表 1 保持 置1 （4）状态转换图 置0 翻转

17 （5）波形图 CLK t J K CLK Q＇ Q t

18 3、D触发器 Q*=D （1）逻辑符号 （2）特性表 （5）波形图 （3）特性方程： t （4）状态转换图 t 1 CLK Q' CLK D
1 （1）逻辑符号 CLK Q' （2）特性表 （5）波形图 （3）特性方程： Q*=D CLK t D （4）状态转换图 Q t

19 4、T触发器 1 （2）特性表 （1）逻辑符号 CLK Q＇ （5）波形图 （3）特性方程： CLK t T （4）状态转换图 Q t

20 三、触发器逻辑功能的转换（P239）自学掌握由D、JK触发器转换成RS、T、T′触发器的方法。
T=1的T触发器即为T′触发器。 故其特性方程是： 二、触发器逻辑功能与电路结构的关系 触发器按逻辑功能可以分为RS、JK、D、T等类型； 触发器的电路结构决定了触发器的触发方式：电平触发、脉冲触发和边沿触发；触发器的电路结构和触发方式之间的关系是固定的。 不同逻辑功能的触发器可以是同一电路结构，如都是边沿触发器；不同电路结构的触发器可以有相同的逻辑功能，如同步RS、主从RS有相同的特性表。 三、触发器逻辑功能的转换（P239）自学掌握由D、JK触发器转换成RS、T、T′触发器的方法。

21 第五章小结 重要题型：画波形题。 5.1，5.2, 5.18，5.19，5.20，5.22，5.23， 5.24。
1、掌握SR锁存器的电路结构及工作原理。 2、掌握各种边沿触发器的电路符号、逻辑功能、特性方程，注意异步置0端和异步置1端的作用特点。 3、掌握不同功能触发器之间的转换方法。 4、掌握由各种触发器组成的时序电路输出波形的画法。 重要题型：画波形题。 5.1，5.2, 5.18，5.19，5.20，5.22，5.23， 5.24。 课堂讨论： 5.18（3，7，10），5.19（3）