EMBCCD驱动、信号预处理 及图像采集电路的设计制作

Presentation on theme: "EMBCCD驱动、信号预处理 及图像采集电路的设计制作"— Presentation transcript:

1 EMBCCD驱动、信号预处理 及图像采集电路的设计制作
刘登宇 指导老师：刘广荣

2 报告纲要 EMCCD技术 国内外研究现状 EMCCD应用 课题以往工作介绍 课题背景 驱动电路设计 输出信号预处理电路设计 图像采集电路设计
系统测试过程及实验结果 课题优缺点 课题未来发展方向 总结

3 EMCCD技术简介 什么是EMCCD？ EMCCD特点
Electronic Multiplying Charge Coupled Device, 即电子倍增CCD EMCCD特点 独特的片上增益技术 高灵敏度 全固态结构 传统CCD制作工艺 CCD97 略

4 EMCCD技术简介 EMBCCD 背照明EMCCD（Back Illuminated EMCCD） 采用减薄技术 灵敏度更高

5 EMCCD、EBCCD、ICCD比较 类别 优点 缺点 ICCD (Intensified CCD) 极高灵敏度 超高速门控成像 无需制冷
成像质量较差 寿命短 价格昂贵 灵活性差(无CCD模式) EBCCD (Electronic Bombastic CCD) 最小的增益噪声 分辨力较ICCD好 EMCCD (Electronic Multiplying CCD) 量子效率高 全固态工艺 灵活性好(CCD模式) 需制冷以减少噪声 无法实现高速成像 存在增益噪声 略

6 Princeton Instruments
国内外EMCCD研究现状 Princeton Instruments Andor iXon CCCP 西北核技术所 略

7 EMCCD应用 生命 科学 天文 观测 军事 勘察 略

8 课题工作背景介绍 前任师兄研究成果 本人主要工作 定制直流电源 驱动电路板设计（未调试） 时序逻辑设计（本人参与） 改进时序逻辑设计
改进驱动电路设计 输出信号预处理电路设计 图像采集显示电路设计

9 EMCCD成像系统 电路组成框图 电源系统 FPGA 时序驱动电路 EMCCD 输出信号预处理 电路 图像采集电路

10 电源系统 7种规格电平CCD直流电源 4种驱动信号电平 -5V，+7V、+12V、+40V CCD97直流偏置电源规格表 沿用原有电源系统
引脚 直流电平（V） 最小值 标准值 最大值 RΦDC +2 +3 +5 OG +1 IG - -5 SS +4.5 +7 ODL,ODH +25 +28 +32 RDL,RDH +15 +17 +20 ABD +10 +18 DD +24 沿用原有电源系统 CCD97直流偏置电源规格表 7种规格电平CCD直流电源 4种驱动信号电平 -5V，+7V、+12V、+40V

11 时序逻辑设计-CCD97时序图 包括帧转移、行转移、水平输出三个阶段 帧转移型 CCD 工作原理图

12 时序逻辑设计-初期方案 初期方案 分频、积分转换、输出 三模块 输入时钟分频产生三类波形 分阶段（积分、输出）对波形进行组合

13 时序逻辑设计-改进方案 初始阶段 帧开头 并行转移 预扫阶段 行开始 前延迟阶段 水平转移 后延迟阶段 a b c d e f g h
FSM 有限状态机

14 时序逻辑设计-仿真波形 帧转移-行转移阶段 与预期相符 帧转移阶段 行转移阶段

15 功率驱动电路设计 CCD97时序驱动脉冲电平标准 CCD97时序驱动脉冲边沿要求 FPGA输出无法直接驱动EMCCD，需加功率驱动电路
CONNECTION PULSE AMPLITUDE(V) Min Typical Max IΦ1,2,3,4high SΦ1,2,3,4 high +5 +7 +9 IΦ1,2,3,4 low SΦ1,2,3,4 low -6 -5 -4 RΦ1、2、3 high +8 +12 +13 RΦ1、2、3 low - RΦ2HV high +20 +40 +50 RΦ2HV low +4 CCD97时序驱动脉冲电平标准 FPGA输出无法直接驱动EMCCD，需加功率驱动电路 CLOCK PULSE TYPICAL RISE TIME τ(ns) TYPICAL FALL TIME τ(ns) TYPICAL PULSE OVERLAP IΦ1,2,3,4 SΦ1,2,3,4 120<τ<200 @90% points RΦ1,2,3 10 @70% points RΦ2HV 25 - CCD97时序驱动脉冲边沿要求

16 常规功率驱动电路设计 原有方案 改进方案 AD811：电压比较、电路放大电路 EL7457：高速四通道CMOS驱动器 存在的问题：
输出电流小 不宜驱动容性负载 波形尖峰毛刺大 边沿过渡时间长 改进方案 EL7457：高速四通道CMOS驱动器 特性： 最高支持40MHz时钟驱动 可驱动容性负载，Tr/Tf=12ns 输出电流2A 双电源供电

17 高电压功率驱动电路设计 两互补三极管搭建推挽放大电路 74HC04作输入端提高带负载能力 高速肖特基二极管钳位以防止三极管进入深度饱和状态

18 高电压功率驱动输出波形 高低电平满足要求 波形有一定失真 存在一定延时

19 输出信号预处理电路设计 输出信号为非标准模拟视频信号 存在较大直流偏置 存在复位噪声 需进行模数转换方便处理 CDS A/D
前置缓冲 去直流/直流恢复 CDS 相关双采样 程控增益放大 A/D 模数转换 输出信号为非标准模拟视频信号 存在较大直流偏置 存在复位噪声 需进行模数转换方便处理

20 CDS相关双采样 略 复位部与数据部均包含复位噪声 两次相关采样相减可得真实信号值

21 AD9845 CCD信号处理芯片 12Bit 30MSPS高速A/D转换器 CDS相关双采样电路 程控增益放大器 低噪声钳位电路

22 AD9845 CCD信号处理芯片 AD9845相关双采样工作时序图 略 AD9845暗电流钳位及消隐脉冲时序图

23 图像采集电路设计方案 嵌入式采集 便携性强 使用方便 图像采集卡 配置容易 图像处理功能强大 USB传输采集 灵活性好 传输速度快

24 图像采集电路设计 CCD输出与VGA读出时钟不匹配： CCD像素读出速率-2.5MHz VGA显示速率-40MHz(800×600)
EMCCD输出图像数据 数据缓存 VGA显示控制 CCD输出与VGA读出时钟不匹配： CCD像素读出速率-2.5MHz VGA显示速率-40MHz(800×600) 存储器缓存 SRAM/SDRAM FPGA内部FIFO匹配时钟

25 SDRAM、VGA控制程序 略 SDRAM读写控制 接口结构框图 VGA控制器 接口框图

26 时序逻辑设计总体框图 略 系统时序逻辑设计总体框图

27 系统电路板设计 略 改进的 驱动电路板 原有驱动电路板

28 系统测试 EMBCCD成像系统电路实物图

29 测试流程 元器件焊接 电路连接检查 电源输出电压 电源纹波 驱动脉冲电平及边沿时间 驱动脉冲相对位置关系 在线逻辑分析仪时序分析
PCB板 元器件焊接 电路连接检查 电源系统 电源输出电压 电源纹波 驱动电路 驱动脉冲电平及边沿时间 驱动脉冲相对位置关系 采集显示 在线逻辑分析仪时序分析 VGA输出显示 略

30 测试结果-电源 电源输出电平测试结果 系统电源纹波测试 理论值（V） 测量值（V） 误差（%） +48 +48.080 0.17 +28
0.20 +24 0.37 +18 0.11 +17 +8 +8.035 0.44 +5 +5.019 0.38 +3 +3.007 0.23 -5 -5.047 0.94 -6 -6.023 电源输出电平测试结果 系统电源纹波测试

31 测试结果-驱动脉冲 未接负载时驱动脉冲波形图 接入负载后驱动脉冲波形图

32 测试结果-驱动脉冲 各驱动脉冲波形位置关系图

33 测试结果-CCD输出信号 CCD输出信号波形图

34 测试结果-图像显示 遮光前 在线逻辑分析仪测试波形图 遮光后

35 课题总结及工作展望 优点 缺点 未来展望 采用FPGA进行时序逻辑设计，灵活性好，易于调试及系统升级 采用状态机设计EMCCD驱动时序
采用专用驱动芯片及信号处理芯片实现驱动及采集 优点 系统电源纹波较大，导致CCD输出信号噪声较大 输出图像存在错位，无法实现稳定显示 缺点 减小系统噪声，优化时序及驱动设计 加入半导体制冷，整合系统 未来展望

36 答辩完毕！ 谢谢！