第16章 门电路与组合逻辑电路.

Presentation on theme: "第16章 门电路与组合逻辑电路."— Presentation transcript:

1 第16章 门电路与组合逻辑电路

2 16.1 概述 16.2 基本逻辑门电路 16.3 TTL逻辑门电路 16.4 MOS逻辑门电路 16.5 逻辑函数的表示与化简 16.6 组合逻辑电路的概念及分析方法 16.7 常用的组合逻辑电路

3 电子电路中的信号分为两大类： (a) 随时间连续变化的信号称为模拟信号 ，如图(a)中的正弦信号，处理模拟信号的电路叫做模拟电路。
　在时间和数值上均离散的 信号称为数字信号 ，如图 (b)中的信号，处理数字信 号的电路称为数字电路。 (b)

4 16.1 概述 数字电路所处理的数字信号一般只有高低电位两种状态，往往用数字“1”或“0”来表示。如开关接通用 1 表示，开关断开用 0 表示。 正逻辑系统：高电位用 1 表示，低电位用 0 表示。 负逻辑系统：高电位用 0 表示，低电位用 1 表示。

5 数字信号通常以脉冲的形式出现。 正脉冲：脉冲跃变后的值比初始值高 脉冲信号 负脉冲：脉冲跃变后的值比初始值低 如： 正脉冲 负脉冲 +3V
+3V -3V 正脉冲 +3V -3V 负脉冲

6 脉冲信号的部分参数： 实际中最常见的脉冲信号是矩形波和尖顶波。实际的矩形波如下图所示： （1）脉冲幅度Um （2）脉冲上升时间tr （3）脉冲下降时间tf （4）脉冲宽度tp （5）脉冲周期T （6）脉冲频率f

7 16.2 基本逻辑门电路 16.2.1 门电路的基本概念 逻辑门电路是数字电路中最基本的逻辑元件。
门电路的基本概念 逻辑门电路是数字电路中最基本的逻辑元件。 所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。 门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。 基本逻辑关系为“与”、“或”、“非”三种。

8 16.2.2 与逻辑和与门 状态表 A B F 1 1 1 逻辑表达式： F = A • B 1
与逻辑和与门 状态表 A B F 1 1 1 逻辑表达式： F = A • B 1 若决定某一事件F的所有条件A、B … 同时具备，事件F才发生，否则事件就不发生，这样的逻辑关系称为“与”逻辑 。 设：开关断开、灯不亮用逻辑 “0”表示，开关闭合、灯亮用 逻辑“1”表示。

9 实际电路中，可以用图示二极管电路 实现“与”逻辑。A和B为输入端，F 为输出端。 (a) 与门电路图形符号 (b) 波形图

10 16.2.3 或逻辑和或门 真值表 A B F 1 1 1 1 1 1 逻辑表达式： F = A + B
或逻辑和或门 真值表 A B F 1 1 1 1 1 1 逻辑表达式： F = A + B 若决定某一事件F的所有条件A、B … 中，只要有一个或一个以上条件具备，事件F就会发生，这样的逻辑关系称为“或”逻辑。

11 实际电路中，可以用图示二极管电路 实现“或”逻辑。A和B为输入端，F 为输出端。 (a) 或门电路图形符号 (b) 波形图

12 16.2.4 非逻辑和非门 状态表 1 A F 逻辑表达式：F = A
非逻辑和非门 状态表 1 A F 逻辑表达式：F = A 若决定某一事件F的条件只有一个A，当A成立时，事件F不发生，当A不成立时，事件F就发生，这样的逻辑关系称为“非”逻辑。 。

13 16.3 TTL逻辑门电路 上面讨论的基本门电路都是由单个分立的二极管、晶体管以及电阻等元件联接而成，故称为分立元件门电路。
目前分立元件电路已被集成电路替代。 TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，TTL电路的输入和输出部分都采用晶体管，故称晶体管－晶体管逻辑电路。

14 TTL与非门电路 1. 电路 多发射极三极管 输入级 中间级 输出级

15 (1) 输入全为 1(3.6V)的情况 钳位2.1V 截止 E结反偏 “1” (3.6V) “0” (0.3V)
2. 工作原理 (1) 输入全为 1(3.6V)的情况 钳位2.1V 截止 E结反偏 1V “1” (3.6V) “0” (0.3V) 负载电流（灌电流） T2、T5饱和导通

16 1V =3.6V (2) 输入不全为1（有一个或几个0时(0.3V)） T1基极与0输入端发射极间正向偏置 1 “1”
负载电流（拉电流） 1 “1” VF =3.6V T2、T5截止 T3、T4导通

17 1 A B F C 与非门逻辑状态表 逻辑表达式：

18 当控制端为高电平“1”时，电路为一普通与非门，实现逻辑
三态输出与非门 1V T2、T5截止 T4截止 当控制端为高电平“1”时，电路为一普通与非门，实现逻辑 1V 高阻 E=0 控制端

19 三态输出与非门逻辑状态表 三态输出与非门逻辑状态表
& F E B A 图形符号 三态输出与非门逻辑状态表 三态输出与非门逻辑状态表 E A B F 1 高阻 E A B F 1 高阻

20 三态门在信号传输中被广泛采用。右图通过三态输出与非门的控制端，利用一条总线把多组数据传送出去。

21 T1的导通电阻<< T2的导通电阻 即：T1的导通管压降<< T2的导通管压降
16.4 基本逻辑门电路 NMOS门电路 1. NMOS非门电路 负载管 gm1>>gm2 始终导通 T1的导通电阻<< T2的导通电阻 1 驱动管 即：T1的导通管压降<< T2的导通管压降 导通 截止 1

22 2. NMOS与非门电路 3. NMOS或非门电路 F=A B F=A+B 负载管 “0” “1” “0” “1” 有“0” 全“1”
有“1” 全“0” F=A+B

23 16.4.2 CMOS门电路 1.CMOS非门电路 A=1时，T1导通， T2截止，F=0 增强型MOS管
负载管 增强型MOS管 A=0时，T1截止， T2导通，F=1 驱动管 增强型MOS管

24 A=1,B=1时，T1、 T2导通， T3、 T4 截止，F=0
2.CMOS与非门电路 A=1,B=1时，T1、 T2导通， T3、 T4 截止，F=0 负载管 任一输入为0或全为0时， T1、 T2截止， T3、 T4导通， F=1 驱动管

25 2.CMOS或非门电路 A=0,B=0时，T1、 T2截止， T3、 T4导通，F=1 负载管 任一输入为1或全为1时， T1、 T2导通， T3、 T4截止， F=0 驱动管

26 16.5 逻辑函数的表示与化简 逻辑代数所表示的是逻辑关系，而不是数量关系。这是它与普通代数的本质区别。
逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。 逻辑代数所表示的是逻辑关系，而不是数量关系。这是它与普通代数的本质区别。

27 逻辑代数的基本运算法则 1. 基本运算律 2. 交换律

28 3. 结合律 4. 分配律 证: A A=A . A+1=1

29 5. 吸收律 证明： 证明：

30 6. 反演律 列状态表证明： A B 1 1 1

31 逻辑函数的表示方法 表示方法 逻辑式 逻辑状态表 逻辑图 卡诺图 例：图示电路中，A、B、C为三个输入变量，F为输出变量。

32 1. 列逻辑状态表 A B C Y 根据电路图分析可得输入输出的逻辑状态表 三输入变量有八种组合状态 n输入变量有2n种组合状态

33 2. 逻辑式 逻辑式是用“与”“或”“非”等运算来表达逻辑函数的表达式。 A B C Y 由逻辑状态表写出逻辑式： (1)取 F= 1 ( 或F= 0 ) 列逻辑式 (2)对一种组合而言，输入变 量之间是与逻辑关系 对应于F=1，若输入变量为1，则取输入源变量(如 A )；若输入变量为0则取其反变量(如 )。

34 (3)各种组合之间，是或逻辑关系。 根据逻辑状态表可得逻辑式： A B C Y 反之，也可由逻辑式列出状态表。

35 3. 逻辑图 根据逻辑式可画出其逻辑图，如下所示：

36 逻辑函数的化简 由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若经过简化，则可使用较少的逻辑门实现同样的逻辑功能。从而可节省器件，降低成本，提高电路工作的可靠性。 利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。

37 例16.1 化简下列逻辑函数。 （1） （2） （2） 解：（1） 解：（1） （配项） （配项）

38 （2）

39 例16.2 试证明 证：

40 组合电路分析：已知电路结构，研究输入输出逻辑关系。 分析方法：由逻辑图逐级写出逻辑函数式，然后进行化简或变换。
16.6 组合逻辑电路的概念及分析方法 组合逻辑电路：由门电路组成的逻辑电路。 特点：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。 组合电路分析：已知电路结构，研究输入输出逻辑关系。 分析方法：由逻辑图逐级写出逻辑函数式，然后进行化简或变换。

41 例16.3 分析图示逻辑电路的功能。 解： （1）由逻辑图写出逻辑式：

42 化简：

43 （2）由逻辑式列出逻辑状态表 A B F 1 （3）分析逻辑功能 由状态表可知，当A、B输入均为1或均为0时，输出为0，否则输出为1。该逻辑电路称为异或门电路，逻辑表达式可简化为：

44 例16.4 图示电路是一个密码锁控制电路。开锁条件为：拨对密码；钥匙插入锁眼将开关S闭合。当两个条件同时满足时，开锁信号为1，报警信号为0，将锁打开。否则，开锁信号为0，报警信号为1，接通警铃。试分析密码ABCD是多少？ 分析可得密码为1001

45 16.7 常用组合逻辑电路 16.7.1 加法器 1、半加器 不考虑来自低位的进位，只对本位上的两个二进制数求和。 逻辑状态表 A B
加法器 1、半加器 不考虑来自低位的进位，只对本位上的两个二进制数求和。 逻辑状态表 A B F（半加和数） C（高位进位数） 1

46

47 2、全加器 被加数、加数以及低位的进位三者相加称为“全加”，实现全加操作的电路叫做全加器。 逻辑状态表 Ci-1：来自低位的进位
Ai Bi Ci-1 Fi Ci 1 Ci-1：来自低位的进位 Fi ：向高位的进位

48 全加器逻辑电路 全加器图形符号

49 应用：四位二进制加法器

50 16.7.2 编码器 1、普通编码器 例：把A0、A1、A2、A3、A4、A5、A6、A7八个信号编成相应的二进制代码输出。
编码器 编码：用数字或符号来表示某一对象或信号的过程称 为编码。 在数字电路中，一般用的是二进制编码，n 位二进制代码可以表示 2n 个信号 1、普通编码器 1）二进制编码器 将某种信号编码成二进制代码的电路。 例：把A0、A1、A2、A3、A4、A5、A6、A7八个信号编成相应的二进制代码输出。

51 ① 确定二进制代码位数：采用输出三位二进制代码。
② 列编码表：用三位二进制表示八个信号的方案很多，每种都有一定的规律性。若对信号Ai编码时，Ai为1，其他信号均为0。 输入 输出 A7 A6 A5 A4 A3 A2 A1 A0 F2 F1 F0 1

52 ③ 由编码表写出逻辑表达式： ④ 由逻辑式画出逻辑图：

53 将十进制的十个数 0，1，2，···，9 编成二进制代码的电路称二—十进制编码器，这种二—十进制代码称BCD 码，又称为8421码。
2）二—十进制编码器 编码表 输入 输出 十进制数 F3 F2 F1 F0 0（A0） 1（A1） 1 2（A2） 3（A3） 4（A4） 5（A5） 6（A6） 7（A7） 8（A8） 9（A9） 将十进制的十个数 0，1，2，···，9 编成二进制代码的电路称二—十进制编码器，这种二—十进制代码称BCD 码，又称为8421码。

54

55 根据请求信号的优先级别，按次序进行编码。如CT74LS147 型 10/4 线优先编码器，其编码表如下：
2、优先编码器 根据请求信号的优先级别，按次序进行编码。如CT74LS147 型 10/4 线优先编码器，其编码表如下： 九个输入变量 输入 输出 × 1 ~ 四个输出信号 都采用低电平有效

56 16.7.3 译码器 1、二进制译码器 例如：2 — 4 译码器、 3 — 8 译码器、 4 — 16 译码器等。
译码器 译码是编码的反过程，将二进制代码按编码时的原意翻译成对应的信号或十进制数码(输出)。 1、二进制译码器 例如：2 — 4 译码器、 3 — 8 译码器、 4 — 16 译码器等。 例：设计一个 3 — 8 译码器 将输入的一组三位二进制代码译成对应的八个输出信号。

57 （1）列出译码器逻辑状态表 （2）写出逻辑式 输入 输出 A2 A1 A0 1

58 （3）画出逻辑图 1 S1 S2 S3 > 3/8译码器中最常用的是CT74LS138型译码器，它还有一个使能端S1和两个控制端 。

59 2、二-十进制显示译码器 1） 半导体数码管 半导体数码管简称LED数码管，是最常用的一种7段显示器件。7个发光二极管各自形成十进制数码的一个字段，其接法有共阳极和共阴极两种。

60 2）显示译码器 七段显示译码器的功能是把 8421 二—十进制代码译成对应于数码管的七个字段信号，驱动数码管显示出相应的十进制数码。 CT74LS247 译码器接共阳极数码管。它有四个输入端A0，A1，A2，A3 和七个输出端 。 三个输入控制端： LT ：试灯输入端，当 BI = 0，LT = 0 时，数码管显示 8。 BI：灭灯输入端，当它等于零时，数码管各段均熄灭。 RBI：灭零输入端，当 BI = 1，LT = 1，RBI = 0，只有当 A3  A0 均为零，数码管各段均熄灭。用来消除无效 0。

61 CT74LS247 七段字形显示译码器的状态表 显示十进制数 输入 输出 A3 A2 A1 A0 1 2 3 4 5 6 7 8 9

62 CT74LS247 型译码器外引线排列图

63 16.7.4 数据选择器 数据选择器又称为多路选择器或多路开关，它是多输入单输出的组合逻辑电路。
数据选择器 数据选择器又称为多路选择器或多路开关，它是多输入单输出的组合逻辑电路。 右图为74LS153型双4选1数据选择器逻辑电路。

64 由逻辑电路图可得其逻辑式： 4选1数据选择器的功能表 输入 输出 A1 A0 F1 1 × D0 D1 D2 D3

65 16.7.5 数据比较器 功能：实现两个位数相同的二进制数A、B的比较。 一位二进制数据比较器逻辑状态表 输入 输出 ai bi
数据比较器 功能：实现两个位数相同的二进制数A、B的比较。 一位二进制数据比较器逻辑状态表 输入 输出 ai bi F（A>B） F（A<B） F（A=B） 1

66 一位二进制数据比较器逻辑电路 逻辑式：

67 两个四位二进制数进行比较，可用CT74085或CC14585。
四位数据比较器逻辑符号