电子技术基础 主讲：林昕.

Presentation on theme: "电子技术基础 主讲：林昕."— Presentation transcript:

1 电子技术基础 主讲：林昕

2 组合逻辑电路的分析方法 一.组合逻辑电路的特点 电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。
组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。 每一个输出变量是全部或部分 输入变量的函数： L1=f1（A1、A2、…、Ai） L2=f2（A1、A2、…、Ai） …… Lj=fj（A1、A2、…、Ai）

3 二、组合逻辑电路的分析方法 分析过程一般包含4个步骤： 例：组合电路如图所示，分析该电路的逻辑功能。

4 解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。
（2）化简与变换： （3）由表达式列出真值表。 （4）分析逻辑功能 ： 当A、B、C三个变量不一致时， 电路输出为“1”，所以这个电路 称为“不一致电路”。

5 组合逻辑电路的设计方法 设计过程的基本步骤： 例：设计一个三人表决电路，结果按“少数服从多数”的原则决定。 解：（1）列真值表：
（2）由真值表写出逻辑表达式： （3）化简。

6 得最简与—或表达式： （4）画出逻辑图。 如果，要求用与非门实现该逻辑电路， 就应将表达式转换成与非—与非表达式： 画出逻辑图如图所示。

7 解：（1）列真值表： （2）由真值表写出各输出的逻辑表达式： 例：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）
和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出， 在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应 首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上 述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含 4个2输入端与非门）实现。 解：（1）列真值表： （2）由真值表写出各输出的逻辑表达式：

8 （3）根据要求，将上式转换为与非表达式： （4）画出逻辑图。

9 例：设计一个将余3码变换成8421BCD码的组合逻辑电路。
解：（1）根据题目要求，列出真值表：

10 （2）用卡诺图进行化简。（注意利用无关项）

11 化简后得到的逻辑表达式为： （3）由逻辑表达式画出逻辑图。

12 1 三选二电路 例1： 由于检测危险的报警器自身也可能出现差错，因此为提高报警信号的可靠性，在每个关键部位都安置了三个同类型的危险报警器，如下图所示。只有当三个危险报警器中至少有两个指示危险时，才实现关机操作。这就是三选二电路。 1） 根据题意作出真值表 报警信号 C B A 关机信号 L 1 2） 根据真值表确定标准“与或”表达式

13 3） 卡诺图化简为最简“与或”表达式 4）画出逻辑图 用与非门构成的三选二电路 提 示
提 示 在实际电路设计中常用与非门集成电路芯片。为此，用摩根定理进行如下变换： 1 1 1 1 4）画出逻辑图 用与非门构成的三选二电路

14 常用组合逻辑电路 1 加法器 一. 半加器：只求本位相加，不计低位进位 A B S C 0 0 0 0 0 1 1 0 1 0 1 0
1 加法器 一. 半加器：只求本位相加，不计低位进位 半加器逻辑状态表 ( A.B:两个相加位； S：半加和 C：进位数； ） A B S C 2. 逻辑关系式： S = A B + A B = A B C = A B = A B

15 3.逻辑图 “与非” 门实现 “异或”门 实现 半加器符号 S = A B + A B = A B C = A B = A B A B S
＆ 1 C “与非” 门实现 “异或”门 实现 半加器符号 A B S C = 1 & A B S C ∑ C0

16 二. 全加器：本位相加，并计低位进位 全加器的逻辑状态表：
（An，Bn：两个相加位；Cn －1 ：低位来的进位数； Sn：全加和 Cn：进位数； ） An Bn Cn Sn Cn

17 2.逻辑式 AnBnCn-1 Sn = AnBnCn-1 + AnBnCn-1 + AnBnCn-1 AnBnCn-1 + Cn =
An Bn Cn Sn Cn

18 3.化简 = = = = = = 证明： = = = = AnBnCn-1 + Sn AnBn Cn-1 （ + ） + Cn-1 （
令： ， AnBn + S = 则： 证明： S = AnBn + AnBn = （ = An + Bn ） + = An AnBn Bn AnBn = +

19 = = = S AnBn + S Cn-1 + Sn Cn-1 S + AnBn Cn AnBnCn-1 + Cn = = （ An Bn
） + AnBn （ Cn-1 ） = Cn-1 （ An Bn + ） + AnBn Cn-1 = S + AnBn

20 4. 全加器逻辑图 = 3. 全加器符号 Cn-1 S + AnBn Cn Sn 设：An = 1，Bn = 1
∑ ≥1 C0 1 1 S SCn-1 1 设：An = 1，Bn = 1 Cn-1 = 1 C 1 C= An Bn 则：Sn = 1 Cn = 1 An Bn Cn-1 Sn Cn ∑ CI C0 3. 全加器符号

21 [例题] 实现两个四位二进制数的加法运算。 A —1101；B—1011 用四个全加器组成串联电路 C3 A3 B3 S3 S2 S1 S0
∑ C0 CI C1 C2 C0 1 1 =1 =0 =1 =0 =1 =0 =1 （A） （B） （S） 特点：串行进位；运算速度慢；电路简单； 加法运算电路是微型机CPU中一个关键部件

22 编码器、译码器及数字显示 1.编码器： 编码就是用二进制代码来表示一个给定的十进 制数或字符。完成这一功能的逻辑电路称为编码器 。 编码过程
1. 确定二进制代码位数：n位二进制有2 个代码 n 编码过程 2.列编码表 3.由编码表写逻辑式 4.画逻辑图

23 二——十进制编码器 ～ 二进制代码位数：四位 8421 BCD码编码表： 编码表： 输出 输入 逻辑式：
十进制数 Y Y Y Y0 0（I0） 1（I1） 2（I2） 3（I3） 4（I4） 6（I6） 7（I7） 8（I8） 9（I9） 逻辑式： Y3= I8 + I9 = I8 I9 Y2= I4+I5+I6+I7 = I4 I5 I6 I7 Y1= I2+I3+I6+I7 = I2 I3 I6 I7 Y0= I1+I3+I5+I7+I9 = I1 I3 I5 I7 I9

24 逻辑图 +5V 设：输入为4 则：Y3 Y2 Y1 Y0 设：输入为9 则：Y3 Y2 Y1 Y0 1 1 Y3 Y2 为 0100 Y1
1kΩ×10 1 设：输入为4 1 Y3 ＆ Y2 则：Y3 Y2 Y1 Y0 为 0100 ＆ Y1 ＆ Y0 设：输入为9 ＆ I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 则：Y3 Y2 Y1 Y0 为 1001 S9 S0 S1 S3 S5 S7 S8 S2 S4 S6 1 3 5 7 9 2 4 6 8

25 2. 译码器 二进制译码器： 2线——4线译码器 （ 2/4 译码器） 3线——8线译码器 （ 3/8 译码器） 4线——16线译码器
译码器也称解码器。它是编码的逆过程。 二进制译码器： 2线——4线译码器 （ 2/4 译码器） （ 3/8 译码器） 3线——8线译码器 4线——16线译码器 （ 4/16 译码器） 译码过程 1. 列出译码器的状态表 2.由状态表写出逻辑式 3.画出逻辑图

26 3/8 译码器状态表 = = 输 入 输 出 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y0 ABC Y1 Y2 ABC Y3 Y4
输 入 输 出 A B C Y Y Y Y Y Y Y Y7 译码 器逻 辑式： Y0 = ABC Y1 Y2 = ABC Y3 Y4 Y5 Y6 Y7 上页 下页 返回 翻页

27 3/8 译码器逻辑图 A B C 注：输出低电平有效 翻页 上页 下页 返回 1 Y3 Y0 Y1 Y2 Y4 Y5 Y6 Y7 1 1 1
Y3 Y0 Y1 Y2 Y4 Y5 Y6 Y7 ＆ ＆ ＆ ＆ ＆ ＆ ＆ ＆ A 1 A 1 B B C C 1 1 1 1 1 A B C 注：输出低电平有效 翻页 上页 下页 返回

28 3.数字显示 两种接法 半导体数码管 a b c d e f g h 共阴极接法 + a b c d e f g h ～ 共阳极接法 f b
由八个发光二极管封装而成 工作电压： V 工作电流：几毫安 几十毫安 ～ 共阳极接法

29 七段显示译码器 逻辑状态表 CT 74LS 247译码器 输入 输出 翻页 上页 下页 返回 +UCC g a c d e f b
16 15 14 13 12 11 10 9 A3 A2 A1 A a b c d e f g 1 2 3 4 5 6 7 8 A1 A2 LT BI RBI A3 A0 GND 试灯输入端 灭0输入端 灭灯输入端 LT RBI BI 的作用 LT RBI BI 作用 显示 × 试灯 × × 灭灯 全灭 灭0 灭0 翻页 上页 下页 返回

30 显示1 试灯 全灭 显示0 灭 0 七段译码器与数码管的连接图 来自计数器 A3 A2 A1 A0 +5V 1 1 1 1 1 1 上页
CT74LS247 A3 A2 A1 A0 +5V LT BI a b d e f g c RBI 试灯 全灭 显示0 灭 0 RBI LT a b c d e f g 1 来自计数器 1 1 1 1 1 限流电阻 上页 下页 返回

31 数据选择器 一、 数据选择器的基本概念及工作原理 数据选择器——根据地址选择码从多路输入数据中选择一路，送到输出。

32 例：四选一数据选择器 根据功能表，可写出输出逻辑表达式：

33 由逻辑表达式画出逻辑图：

34 二、集成数据选择器 集成数据选择器74151（8选1数据选择器）

35

36 三、数据选择器的应用 1．数据选择器的通道扩展 用两片74151组成 “16选1”数据选择器

37 用中规模集成电路实现组合逻辑函数  74LS153 用数据选择器实现逻辑函数的基本原理和步骤 （一）基本原理 使能 选 通 输出 S A0
1.数据选择器输出逻辑表达式的一般形式 CT74LS153功能表 使能 选 通 输出 S A0 A1 Y 1 D3 D2 D1 D0  74LS153

38 用中规模集成电路实现组合逻辑函数 用数据选择器实现逻辑函数的基本原理和步骤 （一）基本原理 1.数据选择器输出逻辑表达式的一般形式
若 S=0,则

39 3.5用中规模集成电路实现组合逻辑函数 （一）基本原理 2.数据选择器输出逻辑表达式的主要特点 1)具有标准与或表达式的形式
2)提供了地址变量的全部最小项 3)Di当作一个变量来处理。 3.组合逻辑函数的标准表达形式 我们知道，任何组合逻辑函数都可以表示为最小项之和的标准形式。因此应用对照比较的方法，用数据选择器可以不受限制的实现任何组合逻辑函数。

40 3.5用中规模集成电路实现组合逻辑函数 （二）基本步骤 1.确定应该选用的数据选择器。
根据n=k-1确定数据选择器的类型,n—为选择器的地址变量个数，k—是逻辑函数的变量个数。 2.写出组合逻辑函数的标准与或表达形式和选择器的输出表达式。 3.确定选择器的输入变量的表达式。 4.画逻辑图

41 用中规模集成电路实现组合逻辑函数 例: 用数据选择器实现逻辑函数式 Y=AB+BC+CA 1）选用74LS153型4选1
2）将逻辑函数式用最小项表示 数据选择器标准与或式 3）确定输入变量的表达式

42 用中规模集成电路实现组合逻辑函数 例: 用数据选择器实现逻辑函数式 Y=AB+BC+CA 3）确定输入变量的表达式 比较对照可得：

43 用中规模集成电路实现组合逻辑函数 4）画出逻辑图 74LS153 B A C 1

44 用中规模集成电路实现组合逻辑函数 例: 用数据选择器实现逻辑函数式 Y=AB+BC+CA 1）选用74LS151型8选1
2）将逻辑函数式用最小项表示 将输入变量A、B、C分别对应地接到数据选 择器的选择端A2 、A1 、 A0。由状态表可知,将数据输入端D3 、D5 、 D6 、 D7 接“1”，其余输入端接“0”，即可实现输出Y，如图所示。

45 CT74LS151功能表 将输入变量A、B、C分别对应地接到数据选择器的选择端 A2 、A1 、 A0。由状态表可知, 将数据输入端D3 、D5 、 D6 、 D7 接“1”,其余输入端接“0”,即可实现输出Y, 如图所示。。 选通 选 择 输出 S A0 A2 Y 1 D3 D2 D1 D0 D4 D5 D6 D7  CT74LS151 A B C Y S D7 D6 D5 D4 D3 D2 D1 D0 “1”

46 2．实现组合逻辑函数 解：将逻辑函数转换成最小项表达式： =m3+m5+m6+m7 画出连线图。
（1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。 例4.3.1 试用8选1数据选择器74151实现逻辑函数： 解：将逻辑函数转换成最小项表达式： =m3+m5+m6+m7 画出连线图。

47 （2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。 例4.3.2 试用4选1数据选择器实现逻辑函数：
解：将A、B接到地址输入端，C加到适当的数据输入端。 作出逻辑函数L的真值表，根据真值表画出连线图。

48 数据分配器 将一个数据分时分送到多个输出端输出。 控制信号 数据输入 Y3 Y2 D 数据输出端 Y1 Y0 使能端 确定芯片是否工作 S
确定将信号送到哪个输出端 控制信号 A1 A0 数据输入 Y3 Y2 D 数据输出端 Y1 Y0 使能端 确定芯片是否工作 S

49 数据分配器的功能表 使能 控 制 输 出 S A0 A1 1 D  Y3 Y2 Y1 Y0

50 例：用集成 3/8线译码器构成1路8路分配器 74LS138 D 1

51 在数字和计算机系统中，经常需要比较两个数的大小。能实现两数比较功能的逻辑电路，称为数值比较器。
一、1位数值比较器 Ai Bi 两个输入 表示两个比较的数 三个输出 Li=1 表示Ai>Bi Gi=1 表示Ai=Bi Mi=1 表示Ai<Bi

52 真值表 逻辑表达式 Ai Bi Li Gi Mi 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 逻辑 图
Y2 逻辑 图 Ai >1 & Li 1 Bi Gi Mi