第四章 组合逻辑电路 4.1 概 述 4.2 组合逻辑电路的分析与设计 4.3 常用组合逻辑电路 4.4 用PLD实现组合电路

Presentation on theme: "第四章 组合逻辑电路 4.1 概 述 4.2 组合逻辑电路的分析与设计 4.3 常用组合逻辑电路 4.4 用PLD实现组合电路"— Presentation transcript:

1 第四章 组合逻辑电路 4.1 概 述 4.2 组合逻辑电路的分析与设计 4.3 常用组合逻辑电路 4.4 用PLD实现组合电路
4.1 概 述 4.2 组合逻辑电路的分析与设计 4.3 常用组合逻辑电路 4.4 用PLD实现组合电路 4.5 组合逻辑电路的竞争与冒险

2 第四章 组合逻辑电路 4.1 概 述 一、组合电路的特点 I0 I1 In-1 Y0 Y1 Ym-1 1. 逻辑功能特点
4.1 概 述 一、组合电路的特点 I0 I1 In-1 Y0 Y1 Ym-1 组合逻辑 电路 = F0（I0、I1…, In - 1） = F1（I0、I1…, In - 1） = F1（I0、I1…, In - 1） 1. 逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的输入 状态，而与原来的状态无关。 2. 电路结构特点 (1) 输出、输入之间没有反馈延迟电路 (2) 不包含记忆性元件(触发器)，仅由门电路构成

3 二、组合电路逻辑功能表示方法 真值表，卡诺图，逻辑表达式，时间图(波形图) 三、组合电路分类 1. 按逻辑功能不同： 加法器 比较器 编码器 译码器 数据选择器和分配器 只读存储器 2. 按开关元件不同： CMOS TTL 3. 按集成度不同： SSI MSI LSI VLSI

4 4. 2 组合逻辑电路的分析与设计 4. 2. 1 组合逻辑电路的分析 一、分析步骤 分析目的：
4. 2 组合逻辑电路的分析与设计 组合逻辑电路的分析 一、分析步骤 逻辑图 逻辑表达式 化简 真值表 说明功能 分析目的： (1) 确定输入变量不同取值时功能是否满足要求； (2) 变换电路的结构形式(如：与或 与非-与非)； (3) 得到输出函数的标准与或表达式，以便用 MSI、 LSI 实现； (4) 得到其功能的逻辑描述，以便用于包括该电路的系 统分析。

5 二、分析举例 [例] 分析图中所示电路的逻辑功能 A & 0 0 0 1 1 0 0 B C 0 0 1 1 0 1 0 1 0 1 1 0
真值表 & ≥1 A B C Y 1 A B C [解] 表达式 功能 判断输入信号极性是否相同的电路 — 符合电路

6 [例] 分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。
& A B C D Y W X [解] 1. 逐级写输出函数的逻辑表达式

7 & A B C D Y W X 2. 化简

8 3. 列真值表 A B C D Y A B C D Y 1 1 1 1 1 1 1 1 4. 功能说明： 当输入四位代码中 1 的个数为奇数时输出为 1，为偶数时输出为 0 — 检奇电路。

9 根据所用元器件(分立元件 或 集成芯片)的情况将函数式进行化简或变换。
组合逻辑电路的设计 一、 设计步骤 写表达式 化简或变换 逻辑抽象 列真值表 画逻辑图 逻辑抽象： 1. 根据因果关系确定输入、输出变量 2. 状态赋值 — 用 0 和 1 表示信号的不同状态 3. 根据功能要求列出真值表 化简或变换： 根据所用元器件(分立元件 或 集成芯片)的情况将函数式进行化简或变换。

10 二、 设计举例 [例] 设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。 [解] 1. 逻辑抽象 （1）设定变量： 输入 A、B、C ， 输出 Y （2）状态赋值： A、B、C = 0 表示 输入信号为低电平 A、B、C = 1 表示 输入信号为高电平 Y = 0 表示 输入信号中多数为低电平 Y = 1 表示 输入信号中多数为高电平

11 2. 列真值表 3. 写输出表达式并化简 A B C Y 1 最简与或式 最简与非-与非式 1 1 1

12 4. 画逻辑图 — 用与门和或门实现 — 用与非门实现 A & B Y & ≥1 & C &

13 [例] 设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。
[解] 1. 逻辑抽象 列真值表 输入变量： R（红） Y（黄） G（绿） 1 -- 亮 R Y G Z 0 -- 灭 1 1 -- 有 输出变量： Z（有无故障） 0 -- 无 1 2. 卡诺图化简 YG 00 01 11 10 R 1 1 1 1 1 1 1 1 1

14 3. 画逻辑图 & 1 ≥1 R G Y Z

15 4.3 常用组合逻辑电路 4.3.1 算术运算电路 一、半加器和全加器 1. 半加器（Half Adder）
4.3 常用组合逻辑电路 算术运算电路 一、半加器和全加器 1. 半加器（Half Adder） 两个 1 位二进制数相加不考虑低位进位。 Ai+Bi = Si (和)  Ci (进位) 函数式 真 值 表 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1

16 半加器（Half Adder） Si & Ai Bi =1 Ci 函 数 式 逻 辑 图 曾 用 符 号 国 标 符 号 Σ HA Si
CO Si Ai Bi Ci

17 2. 全加器（Full Adder） 两个 1 位二进制数相加，考虑低位进位。 1 0 1 1 --- A
--- A Ai + Bi + Ci -1 ( 低位进位 ) = Si ( 和 )  Ci ( 向高位进位 ) --- B + 1 1 1 --- 低位进位 高位进位← 1 1 1 --- S A B Ci-1 Si Ci 真 值 表 标准 与或式

18 全加器 Si 卡诺图 BC Ci BC 00 01 11 10 00 01 11 10 A A 1 1 1 1 1 1 1 1 1 1 最简与或式 圈 “ 1 ” 圈 “ 0 ”

19 逻辑图 曾用符号 (a) 用与门、或门和非门实现 Ai Si Ci Bi Ci-1 国标符号 Σ FA Si Ai Bi Ci-1 Ci &
≥1 1 Ai Si Ci Bi Ci-1 国标符号 Σ CO CI Si Ai Bi Ci-1 Ci

20 (b) 用与或非门和非门实现 & ≥1 1 Ci Si Ai Bi Ci-1

21 3. 集成全加器 TTL：74LS183 双全加器 CMOS：C661 74LS183 VCC 2Ai 2Bi 2Ci-1 2Ci 2Si
2CIn 2COn+1 2F 1A 1B 1CIn 1F GND 1Ai 1Bi 1Ci-1 1Si 地 1Ci 1COn+1 C661 VDD 2Ai 2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai 1Bi VSS

22 S S S S 二、加法器（Adder） 1. 4 位串行进位加法器 电路简单，连接方便 特点： 速度低 = 4 tpd
实现多位二进制数相加的电路 1. 4 位串行进位加法器 C3 S3 B3 A3 CO S CI C2 S2 B2 A2 CO S CI C1 S1 B1 A1 CO S CI C0 S0 B0 A0 C0-1 CO S CI 电路简单，连接方便 特点： 速度低 = 4 tpd tpd — 1位全加器的平均 传输延迟时间

23 2. 超前进位加法器 作加法运算时，总进位信号由输入二进制数直接产生。 … 特点 应用举例 优点：速度快 8421 BCD 码 → 余 3 码 缺点：电路比较复杂

24 CMOS：CC4008 集成芯片 TTL：74283 74LS283 C3 超前进位电路 A3 S3 B3 Σ A2 S2 B2 A1 S1
CI 逻辑结构示意图

25 4. 3 .2 编码器 编 码 器 Y1 I1 Y2 Ym I2 In 代码输出 信息输入 编 码 器 框 图 编码：
编码器 Y1 I1 编 码 器 Y2 Ym I2 In 代码输出 信息输入 编 码 器 框 图 编码： 用文字、符号或者数字表示特定对象的过程（用二进制代码表示不同事物） 二进制编码器 2n→n 普通编码器 分类： 或 二—十进制编码器 10→4 优先编码器

26 I0  I7 是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。 0 1 0 0 1 1 1 0 0
一、二进制编码器 用 n 位二进制代码对 N = 2n 个信号进行编码的电路 3 位二进制编码器(8 线- 3 线) 编码表 3 位 二进制 编码器 I0 I1 I6 I7 Y2 Y1 Y0 I2 I4 I5 I3 输 出 输 入 Y Y Y0 输 入 输 出 I0 I1 I2 I3 I4 I5 I6 I7 I0  I7 是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。 Y2 = I4 + I5 + I6 + I7 函数式 Y1 = I2 + I3+ I6 + I7 Y0 = I1 + I3+ I5 + I7

27 函数式 逻辑图 — 用或门实现 — 用与非门实现 Y Y Y2 ≥1 I7 I6 I5 I4 I3I2 I1I0 & Y Y Y2

28 2. 3 位二进制优先编码器 优先编码： 允许几个信号同时输入，但只对优先级别最高 的进行编码。优先顺序：I7  I0 编码表 函数式
2. 3 位二进制优先编码器 优先编码： 允许几个信号同时输入，但只对优先级别最高 的进行编码。优先顺序：I7  I0 编码表 函数式 输 入 输 出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 1                            

29 逻 辑 图 Y2 Y1 Y0 输入 输出 为反 变量 输入 输出 为原 变量 I7 I6 I5 I4 I3 I2 I1 I0 1 ≥1 &

30 三、几种常用编码 二、二-十进制编码器 用 4 位二进制代码对 0 ~ 9 十个信号进行编码的电路 1. 8421 BCD 编码器
I0 I2 I4 I6 I8 I1 I3 I5 I7 I9 Y0 Y1 Y2 Y3 BCD 优先编码器 3. 集成 10线 -4线优先编码器 （ LS147） 三、几种常用编码 1. 二-十进制编码 8421 码 余 3 码 码 5211 码 余 3 循环码 右移循环码 2. 其他 循环码（反射码或格雷码） ISO码 ANSCII（ASCII）码

31 4.3.3 译码器 … 一、二进制译码器 (Binary Decoder) 编码的逆过程，将二进制代码翻译为原来的含义 A0 Y0 A1
译码器 编码的逆过程，将二进制代码翻译为原来的含义 一、二进制译码器 (Binary Decoder) A0 Y0 A1 An-1 Y1 Ym-1 二进制 译码器 … 输入 n 位二进制代码 输出 m 个 信号 m = 2n 如： 2 线 — 4 线译码器 3 线 — 8 线译码器 4 线 — 16 线译码器

32 … 1. 3位二进制译码器 ( 3 线 – 8 线) A0 Y0 A1 A2 Y1 Y7 3 位 二进制 译码器 0 0 0 0 0 1
1. 3位二进制译码器 ( 3 线 – 8 线) A0 Y0 A1 A2 Y1 Y7 3 位 二进制 译码器 … 真值表 函数式

33 3 线 - 8 线译码器逻辑图 — 输出低电平有效 1 1 1 1 1 1 1 1 & Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 A2
1 1 1 1 1 1 1 & Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 A2 A1 A0 1 工作原理： 1 1 1 1 1 1 1

34 2. 集成 3 线 – 8 线译码器 -- 74LS138 引脚排列图 功能示意图 74LS138 74LS138 VCC 地 Y0 Y1
5 6 7 8 16 15 14 13 12 11 10 9 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y7 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y7 STB STC STA 输入选通控制端 芯片禁止工作 芯片正常工作

35 3. 二进制译码器的级联 两片3 线 – 8 线 4 线-16 线 Y0 Y7 Y8 Y15 74LS138 74LS138 A0 A1
3. 二进制译码器的级联 两片3 线 – 8 线 4 线-16 线 Y0 无输出 有输出 有输出 无输出 Y7 Y8 Y15 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 低位 Y7 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 高位 Y7 禁止 工作 工作 禁止 1 8  15 0  7 A0 A1 A2 A3 1

36 …… 三片 3 线- 8 线 0 0 0 1 1 0 5 线 - 24 线 1 1 （1）（2）（3） 输 出 工 禁 禁 禁 工 禁
0 0 0 1 1 0 1 1 工 禁 禁 禁 工 禁 禁 禁 工 5 线 - 24 线 禁 禁 禁 全为 1 74LS138 (1) Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y7 74LS138 (3) Y16 Y23 74LS138 (2) Y8 Y15 A3 A4 …… 1

37 二、二-十进制译码器 4. 二进制译码器的主要特点 功能特点： 输出端提供全部最小项 电路特点： 与门(原变量输出) 与非门(反变量输出)
(Binary-Coded Decimal Decoder) 将 BCD 码翻译成对应的十个输出信号 集成 4 线 –10 线译码器： LS42

38 三、显示译码器 a 数码显示器 f b g 每字段是一只 发光二极管 半导体显示(LED) e c d 液晶显示(LCD) 共阳极 A3
Ya A3 A2 A1 A0 +VCC 显示 译码器 共阳 Yb Yc Yd Ye Yf Yg — 低电平驱动 a b c d e f g R + 5 V 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

39 a f b g 共阴极 e c d — 高电平驱动 A3 A2 A1 A0 +VCC 共阴 a b c d e f g R +5 V 1 1
Ya A3 A2 A1 A0 +VCC 显示 译码器 共阴 Yb Yc Yd Ye Yf Yg a b c d e f g R +5 V 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

40 驱动共阴极数码管的电路 — 输出高电平有效 Ya Yb Yc Yd Ye Yf Yg ≥1 1 A3 A2 A1 A0

41 驱动共阳极数码管的电路 — 输出低电平有效 Ya Yb Yc Yd Ye Yf Yg & 1 A3 A2 A1 A0

42 74LS138 … 四. 用二进制译码器实现组合逻辑函数 一、基本原理与步骤 1. 基本原理： 二进制译码器又叫变量译码器或最小项
四. 用二进制译码器实现组合逻辑函数 一、基本原理与步骤 1. 基本原理： 二进制译码器又叫变量译码器或最小项 译码器,它的输出端提供了其输入变量的 全部最小项。 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y7 STB STC STA … 任何一个函数都可以 写成最小项之和的形式

43 2. 基本步骤 (1) 选择集成二进制译码器 (2) 写函数的标准与非-与非式 (3) 确认变量和输入关系 (4) 画连线图 [例]用集成译码器实现函数 [解] (1) 三个输入变量，选 3 线 – 8 线译码器 74LS138 (2) 函数的标准与非-与非式

44 (3) 确认变量和输入关系 Z3 74LS138 (4) 画连线图 1 A B C & Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0
STB STC STA 令 则 (4) 画连线图 1 A B C 在输出端需增加一个与非门

45 4. 3. 4 数据选择器 能够从多路数据输入中选择一路作为输出的电路 一、4 选 1 数据选择器 1. 工作原理 Y 4选1 数据选择器
数据选择器 能够从多路数据输入中选择一路作为输出的电路 一、4 选 1 数据选择器 1. 工作原理 输 入 数 据 A0 Y 4选1 数据选择器 D0 D3 D1 D2 A1 输 出 数 据 2. 真值表 D0 D2 D3 D1 D A1 A0 Y D D0 D D1 D D2 选择控制信号 1 1 1 D D3 3. 函数式

46 一、4 选 1 数据选择器 3. 函数式 4. 逻辑图 Y A1 A0 D0 D1 D2 D3 = D2 = D0 = D3 = D1 1
3. 函数式 1 & ≥1 Y A1 A0 D0 D1 D2 D3 = D2 = D0 = D3 = D1 4. 逻辑图 1 1 1

47 二、集成数据选择器 1. 8 选 1 数据选择器 …… 74151 74LS151 74251 74LS251 VCC 地 74LS151
1. 8 选 1 数据选择器 LS LS251 VCC 地 1 3 2 4 5 6 7 8 16 15 14 13 12 11 10 9 74LS151 D4 D5 D6 D7 A0 A1 A2 D3 D2 D1 D0 Y S 引 脚 排 列 图 功 能 示 意 图 MUX D7 A2 D0 A0 A1 S Y …… D4 D2 D5 D7 D1 D6 D3 D0 1 禁止 使能 ╳ ╳ ╳ 1 A2  A0 — 地址端 D7  D0 — 数据输入端

48 2. 集成数据选择器的扩展 74151 (2) 74151 (1) 两片 8 选 1（74151） Y D0 D7 D8 D15
2. 集成数据选择器的扩展 两片 8 选 1（74151） Y D0 D7 D8 D15 16 选 1数据选择器 ≥1 S 74151 (2) D7 A2 D0 EN A0 A1 Y Y2 … D8 D15 D0 D7 74151 (1) D7 A2 D0 EN A0 A1 S Y Y1 … 禁止 使能 高位 使能 禁止 低位 D15 D8 D7 D0 1 1 A3 A2 A1 A0 0  7

49 四片 8 选 1（74151） 32 选 1 数据选择器 方法 1： 74LS139 双 2 线 - 4 线译码器 Y D24 D31
& Y D24 D31 D8 D15 D0 D7 D16 D23 74151 (4) D7 A2 D0 EN A0 A1 S4 Y3 74151 (1) S1 Y0 74151 (2) S2 Y1 74151 (3) S3 Y2 … D8 D15 D16 D23 D24 D31 禁止 使能 禁止 使能 使能 禁止 禁止 使能 禁止 1 1 1 1 1 1/2 74LS139 S A4 A3 A2 A1 A0 1 1 1 0 0 1 0 0 1 0  7

50 四片 8 选 1（74151） 32 选 1 数据选择器 方法 1： 真值表（使用 74LS139 双 2 线 - 4 线译码器） 0 0
（1） （2） （3） （4） 输出信号 0 0 工 禁 禁 禁 0 1 禁 工 禁 禁 1 0 禁 禁 工 禁 1 1 禁 禁 禁 工 方法 2： 74LS153 双 4 选 1 数据选择器 （电路略） 四路 8 位 并行数据 四片8选1 四路 1 位 串行数据 一片4选1 一路 1 位 串行数据

51 而任何组合逻辑函数都可以表示成为最小项之和 的形式，故可用数据选择器实现。
三. 用数据选择器实现组合逻辑函数 选择器输出为标准与或式，含地址变量的 全部最小项。例如 1. 原理： 4 选 1 8 选 1 而任何组合逻辑函数都可以表示成为最小项之和 的形式，故可用数据选择器实现。

52 2. 步骤 (1) 根据 n = k - 1 确定数据选择器的规模和型号 (n —选择器地址码，k —函数的变量个数) (2) 写出函数的标准与或式和选择器输出信号表达式 (3) 对照比较确定选择器各个输入变量的表达式 (4) 根据采用的数据选择器和求出的表达式画出连线图

53 3. 应用举例 用数据选择器实现函数 [例 ] [解] 1/2 74LS153 (1) n = k -1 = 3 -1 = 2
(2) 标准与或式 数据选择器 (3) 确定输入变量和地址码的对应关系 F Y 1/2 74LS153 D3 D2 D1 D0 A1 A0 ST 方法一：公式法 令 A1 = A, A0 = B 则 D0 = 0 D1 =D2 = C D3 = 1 1 C (4) 画连线图 A B

54 方法二：图形法 按 A、B 顺序写出函数的标准与或式 含变量 C 的 F 的卡诺图 含变量 Di 的 Y 的卡诺图 A B 1 A1 A0 1 C D0 D1 C 1 D2 D3 令 A1 = A, A0 = B 则 D0 = 0 D1 =D2 = C D3 = 1 (4) 画连线图(与方法一相同)

55 74LS151 [例2] 用数据选择器实现函数 [解] (1) n = k-1 = 4-1 = 3
(2) 函数 Z 的标准与或式 8 选 1 (3) 确定输入变量和地址码的对应关系 (4) 画连线图 Z 方法一：公式法 Y 74LS151 D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0 S 若令 A2 = A, A1= B, A0= C 1 D 则 D1=D D2=D3 =D4 =1 A B C D0= 0

56 方法二：图形法 令 A2 = A A1= B A0= C AB CD 00 01 11 10 1 1 1 1 1 1 1 1 1 1 则

57 4. 3. 5 数据分配器 将 1 路输入数据，根据需要分别传送到 m 个输出端 一、1 路-4 路数据分配器 D A0 1 路-4 路
数据分配器 将 1 路输入数据，根据需要分别传送到 m 个输出端 一、1 路-4 路数据分配器 数据输出 D A0 1 路-4 路 数据分配器 Y0 Y3 Y1 Y2 A1 函 数 式 数据 输入 选择控制 & Y0 Y1 Y2 Y3 1 A1 D 真 值 表 0 0 D 0 1 0 D 1 0 D 0 逻辑图 1 1 D

58 74LS138 二、集成数据分配器 用 3 线-8 线译码器可实现 1 路-8 路数据分配器 S1 — 数据输入（D） Y0 Y1 Y2
数据输出 S1 — 数据输入（D） 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y7 STB STC STA S2 — 数据输入（D） 地址码 数据输入 (任选一路)

59 数值比较器 一、1 位数值比较器 Ai Bi Li Gi Mi 真 值 表 1位 比较器 Ai Bi Li ( A > B ) Gi ( A = B ) Mi ( A < B ) 0 0 0 1 1 0 1 1 函数式 — 用与非门 和非门实现 逻辑图 Ai & 1 Bi Mi Gi Li = Ai ⊙ Bi

60 二、4 位数值比较器 A = A3A2A1A0 B = B3B2B1B0 真值表 A > B L = 1 A = B G = 1
M 4位数值比较器 A3 B3 A2 B2 A1 B1 A0 B0 比 较 输 入 输 出 A3 B3 A2 B2 A1 B1 A0 B0 L G M >  1 = < A > B L = 1 A = B G = 1 A < B M = 1

61 1 位数值比较器 4 位数值比较器 G = (A3⊙B3)(A2⊙B2) (A1⊙B1)(A0⊙B0) L = M+G Ai Mi Bi
& 1 ≥1 M L G A2 A1 B3 A3 B2 B1 B0 A0 1 位数值比较器 Ai Mi Bi Ai⊙Bi AiBi Li Gi & 1 4 位数值比较器 M = A3B3+ (A3⊙B3) A2B2 + (A3⊙B3)(A2⊙B2) A1 B1+ (A3⊙B3)(A2⊙B2)(A1⊙B1) A0B0 G = (A3⊙B3)(A2⊙B2) (A1⊙B1)(A0⊙B0) L = M+G

62 4 位集成数值比较器的真值表 比 较 输 入 级 联 输 入 输 出 A3B3 A2B2 A1B1 A0B0 A<B A=B
输 出 A3B3 A2B2 A1B1 A0B0 A<B A=B A>B FA < B FA = B FA > B >  1 = < 级联输入：供扩展使用，一般接低位芯片的比较输出，即 接低位芯片的 FA < B 、 FA = B 、 FA > B 。

63 74LS85 74LS85 集成数值比较器 74LS85 (TTL) 7485 74LS85
VCC A3 B2 A2 A1 B1 A0 B0 B3 A<B A=B A>B FA>B FA=B FA<B地 LS85 集成数值比较器 74LS85 (TTL) 扩展： 两片 4 位数值比较器 → 8 位数值比较器 B7 A7 B6 A6 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0 级 联 输 入 74LS85 A<B A=B A>B 74LS85 A<B A=B A>B 1 高位比较结果 低位比较结果 FA<B FA=B FA>B FA<B FA=B FA>B 比较输出

64 CC14585 CC14585 集成数值比较器 CC15485(CMOS) CC14585 C663
VDDA3 B3 FA>B FA<B B0 A0 B1 B2 A2 FA=B A>BA< BA=BA1VSS CC C663 集成数值比较器 CC15485(CMOS) 扩展： 两片4 位→ 8 位 B7 A7 B6 A6 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0 CC14585 A<B A=B A>B CC14585 A<B A=B A>B 1 高位比较结果 低位比较结果 1 FA<B FA=B FA>B FA<B FA=B FA>B CMOS 芯片设置 A > B 只是为了电路对称，不起判断作用

65 4.4 用PLD实现组合逻辑电路 用ispPSI1016实现编码器与显示译码器 见仿真电路

66 4.5 组合逻辑电路中的竞争与冒险 4.5.1 竞争与冒险产生的原因 一、竞争冒险的概念 二、产生竞争冒险的原因 1. 原因分析 A & Y
4.5 组合逻辑电路中的竞争与冒险 竞争与冒险产生的原因 一、竞争冒险的概念 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号 — 过渡干扰脉冲的现象，叫做竞争冒险。 二、产生竞争冒险的原因 1 1. 原因分析 A 信号 A、B 不可能突变，需要经历一段极短的过渡时间。而门电路的传输时间也各不相同，故当A、B同时改变状态时可能在输出端产生虚假信号。 & A B Y B 1 Y

67 4.5.2 冒险的类型及判断 — 2 位二进制译码器 & Y3 Y1 Y2 Y0 A B 假设信号 A 的变化规律如 表中所示 A B
1 产生干扰脉冲的时间： 1

68 4.5.3 消除竞争冒险的方法 一、引入封锁脉冲 A & Y3 B Y2 A B Y1 P1 Y0 P1 存在的问题：
消除竞争冒险的方法 一、引入封锁脉冲 A B & Y3 Y1 Y2 Y0 A 1 B P1 P1 存在的问题： 对封锁脉冲的宽度和产生时间有严格的要求。

69 二、引入选通脉冲 A B & Y3 Y1 Y2 Y0 A 1 B P2 P2 存在的问题： 对选通脉冲的宽度和产生时间也有严格的要求。

70 三、接入滤波电容 & Y3 Y1 Y2 Y0 A 1 B Cf A B Cf 存在的问题： 导致输出波形的边沿变坏。

71 由于修改设计方案得当，收到了较好的效果。
四、修改逻辑设计增加冗余项 例如： & A B C G1 G2 G4 G3 Y A BC 1 00 01 11 10 & G5 1 1 1 1 由于修改设计方案得当，收到了较好的效果。

72 第四章 小结 一、组合逻辑电路的特点 组合逻辑电路是由各种门电路组成的没有记忆功 能的电路。它的特点是任一时刻的输出信号只取决于
第四章 小结 一、组合逻辑电路的特点 组合逻辑电路是由各种门电路组成的没有记忆功 能的电路。它的特点是任一时刻的输出信号只取决于 该时刻的输入信号，而与电路原来所处的状态无关。 二、组合逻辑电路的分析方法 逻辑图 逻辑表达式 化简 真值表 说明功能 三、组合逻辑电路的设计方法 写表达式 化简或变换 逻辑抽象 列真值表 画逻辑图

73 [练习] 写出图中所示电路的逻辑表达式，说明其功能
A B Y ≥1 3. 列真值表 0 0 1 0 1 1 0 1 1 1 [解] 1. 逐级写出输出逻辑表达式 4. 功能 输入信号相同时 输出为1，否则为0 — 同或。 2. 化简

74 四、常用中规模集成组合逻辑电路 1. 加法器： 实现两组多位二进制数相加的电路。 根据进位方式不同，可分为串行进位加法 器和超前进位加法器。
集成芯片： 74LS183（TTL）、C661（CMOS）— 双全加器 两片双全加器（如74LS183） 四位串行进位加法器 74283、74LS283（TTL） CC4008（CMOS） — 四位二进制超前进位加法器 2. 数值比较器： 比较两组多位二进制数大小的电路。 集成芯片： 7485、74L 85（TTL） CC14585、C663（CMOS） — 四位数值比较器

75 3. 编码器： 将输入的电平信号编成二进制代码的电路。 主要包括二进制编码器、二 – 十进制编码 器和优先编码器等。 4. 译码器：
集成芯片： 74148、74LS148、74LS348（TTL）— 8 线 – 3 线优先编码器 74147、74LS147（TTL）— 10 线 – 4 线优先编码器 4. 译码器： 将输入的二进制代码译成相应的电平信号。 主要包括二进制译码器、二 – 十进制译码 器和显示译码器等。 集成芯片： 74LS138（TTL）— 3线 – 8线译码器（二进制译码器） 7442、74LS42（TTL）— 4线 – 10线译码器 74247、74LS247（TTL）— 共阳极显示译码器 7448、74248、7449、74249等（TTL）— 共阴极显示译码器

76 5. 数据选择器： 在地址码的控制下，在同一时间内从 多路输入信号中选择相应的一路信号 输出的电路。常用于数据传输中的并- 串转换。
集成芯片： 74151、74LS151 74251、74LS251（TTL）— 8 选 1 数据选择器 6. 数据分配器： 在地址码的控制下，将一路输入信号 传送到多个输出端的任何一个输出端 的电路。常用于数据传输中的串-并转 换。 集成芯片： 无专用芯片，可用二进制集成译码器实现。

77 [练习] 用二 - 十进制编码器、译码器、发光二极管七段显示器，组成一个 1 数码显示电路。当 0  9 十个输入端中某一个接地时，显示相应数码。选择合适的器件，画出连线图。
[解] +VCC S0 S1 S9 … +VCC Y3 Y2 Y1 Y0 74LS147 10线-4线 编码器 I0 I1 I9 Ya A3 A2 A1 A0 +VCC 74LS48 显示 译码器 Yb Yc Yd Ye Yf Yg 1 共阴

78 五、用中规模集成电路实现组合逻辑函数 1. 数据选择器： 为多输入单输出的组合逻辑电路，在输入数据都为 1 时，它的输出表达式为地址变量的全部最小项之和，适用于实现单输出组合逻辑函数。 2. 二进制译码器： 输出端提供了输入变量的全部最小项，而且每一个输出端对应一个最小项，因此，二进制译码器辅以门电路（与非门）后，适合用于实现单输出或多输出的组合逻辑函数。