Presentation is loading. Please wait.

Presentation is loading. Please wait.

Digital Integrated Circuits A Design Perspective

Similar presentations


Presentation on theme: "Digital Integrated Circuits A Design Perspective"— Presentation transcript:

1 Digital Integrated Circuits A Design Perspective
EE141 Digital Integrated Circuits A Design Perspective Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic The Inverter 反相器

2 5.1 The CMOS Inverter: 静态CMOS反相器
成本: 复杂性、面积表示 完整性和稳定性: 静态(稳态)特性表示 性能: 动态(瞬态)响应决定 能量效率: 功耗和能耗决定 V in out C L DD

3 5.2 Static CMOS Inverter (静态CMOS反相器)
N Well V DD PMOS 2l Contacts Out In Metal 1 Polysilicon NMOS GND

4 Two Inverters Share power and ground Connect in Metal

5 CMOS Inverter: 一阶DC 分析 静态CMOS特性 晶体管可以看作是一个具有无限关断电阻和有限导通电阻的开关 Vin=VDD
5 out R n p 静态CMOS特性 Vin=VDD Vin=0

6 VOL = 0 VOH = VDD VSW=VDD VM = f(Rn, Rp)
逻辑电平与器件的相对尺寸无关,晶体管可以采用最 小尺寸:无比逻辑(有比逻辑:电平决定于相对尺寸) 稳态时在输出和VDD或GND之间总存在一条具有有限 电阻的通路,可以拥有较低的输出阻抗,对噪声和干扰 不敏感。Low RO (kΩ) 由于反相器输入节点只连到晶体管栅上,Ri极高,稳 态输入电流几乎为零。栅绝缘体: Iin≈0 Fout=∞ 稳态工作情况下电源线和地线之间没有直接的通路 (无任何静态功率)(忽略漏电流)

7 Voltage Transfer Characteristic 电压传输特性

8 PMOS Load Lines(负载曲线) VDD=2.5V s 图解法叠加PMOS和NMOS器件电流特性 D G V I =-2.5
DSp I Dp GSp =-2.5 =-1 Dn in =0 =1.5 out = V DD +V = - I 图解法叠加PMOS和NMOS器件电流特性

9 CMOS Inverter Load Characteristics (静态)
: DC op (IDn=IDp) 为使一个DC工作点成立,通过两个MOS的电流必须相等即两条相应负载线的交点 所有的工作点不是在高输出电平就是在低输出电平上,因此反向器的VTC具有非常窄的过渡区,且在过渡期间具有较高增益

10 CMOS 反相器的 VTC CMOS反相器的瞬态响应主要由门的输出电容CL决定:NMOS和PMOS的漏扩散电容、连线电容以及扇出门的输入电容
VDS=VGS VGT=VGS-VT VDSAT VDS=VGS

11 CMOS Inverter: 瞬态响应---简化开关模型
一个快速门的设计是通过减小输出电容或者减小晶体管的导通电阻(增加宽长)来实现 V out R p DD in 5 (a) Low-to-high C L n (b) High-to-low Vin=0 Vin=VDD Rn、Rp为晶体管两端电压的 非线性函数 t pLH = f(R P .C L ) = 0.69 R C t pHL = f(R n .C L ) = 0.69 R C

12 5.3 CMOS Inverter Static characteristic VOH=VDD VOL=GND VM , VIH, VIL, VSW ??

13 开关阈值 开关阈值VM定义在Vin=Vout,在这一区域,由于VDS=VGS,PMOS和NMOS总是饱和的,使通过两个晶体管的电流相等就可以得到VM的解析式。如果电源电压足够高,可假设两个管子均处于速度饱和状态(VDSAT<VM-VT),同时忽略沟长调制效应: 假设PMOS和NMOS的栅氧厚度相同 …..(1)

14 当VDD值较大时(与VT及VDSAT相比)
开关阈值取决于r,即两个管子相对驱动强度的比。 通常希望满足 为使VM上移要求具有较大r值 意味着 r=1 使开关阈值等于所希望VM的对应尺寸由式(1)可得: …..(2)

15 Exp5.1: Switching Threshold of CMOS Inverter
根据0.25um CMOS 工艺设计一反相器,使 (VDD=2.5V ) 最小尺寸器件宽长比为1.5,根据上表数据有

16 Switching Threshold as a Function of Transistor Ratio (电路模拟结果)
10 1 0.8 0.9 1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8 M V (V) W p /W n 3.4 开关阈值对PMOS和NMOS宽长比的关系

17 分析结果: VM 对于器件比值的变化相对来说是不敏感的。这意味着比值的较小变化并不会对传输特性产生过大的影响。PMOS宽度可小于完全对称所要求尺寸 3, 2.5, ,1.18,1.13 改变 会使VTC的过渡区平移,增加PMOS或NMOS 的宽度会使VM 分别移向 VDD 或 GND 不对称传输特性:P136- pic5.8 要较大程度地改变开关阈值并不容易,特别是在电源电压与晶体管阈值的比相对较小时

18 5.3.2. 确定 VIH and VIL (噪声容限) 对VTC采用逐段线性近似 Slope=g NMH=VOH-VM 中点增益
OL in out M IL IH 过渡区近似为一直线 增益等于VM处增益 g 对VTC采用逐段线性近似 Slope=g 增益无穷大时 NMH=VOH-VM NML=VM-VOL 中点增益 g ??? A simplified approach VIH, VIL 希望过渡区具有较高增益

19 假设PMOS和NMOS均处在速度饱和状态,由于在饱和区增益与电流的斜率关系很大,因此不能忽略沟长调制系数,通过电流方程推导出静态反相器的中点增益。在阈值附近有:
求导并求解dVout/dVin,忽略某些二次项并令Vin=VM,得到 这一增益几乎完全取决于工艺参数,特别是沟长调制,设计者通过选择电源电压及晶体管尺寸只能对它产生很小的影响

20 EXP5.2: 确定反相器的VTC and 噪声容限
设计一个0.25um CMOS 反相器, PMOS 与NMOS宽长比为3.4, NMOS 晶体管最小尺寸为 ( W=0.375um, L=0.25um, W/L=1.5, VM=1.25V) VM处增益 NMOS 为速度饱和, 考虑 λ影响

21 模拟得到的反相器VTC VIL=1.03V VIH=1.45V NML=1.03V NMH=1.05V 小于预测值 NML=1.2V

22 Inverter Gain g公式过高估计了增益,由左图可见,在VM处其最大值仅为17,使得VIL和VIH为1.17V和1.33V;
最大的偏离是由于对VTC的逐段近似造成的 。对一阶估计以及识别相关参数仍有价值 Inverter Gain VIL=1.17 VIH=1.33 可通过模拟获得反相器在低电平和高电平状态时的输出电阻Rout g=17 RoutL=2.4KΩ RoutH=3.3KΩ 较小的输出电阻可抑制对输出端噪声的敏感度 Simulation result

23 5.3.3. Stability: A. 器件参数变化 工作温度变化和制造中产生的工艺参数偏离会影响反相器的特性
0.5 1 1.5 2 2.5 V in (V) out Good PMOS Bad NMOS Good NMOS Bad PMOS Nominal 工作温度变化和制造中产生的工艺参数偏离会影响反相器的特性 极端情况 静态CMOS反相器的dc特性对上述变化不敏感 A good device : tox↘3nm L↘25nm W↗30nm VT↘60mV 门可在很宽范围条件下工作 器件尺寸变化对反相器开关阈值只产生很小影响

24 B. Reduce VDD:Gain as a function of VDD
工艺尺寸的连续缩小迫使电源电压和器件尺寸按类似的比例降低,与此同时,器件阈值电压实际上却保持不变。 反相器工作的稳定性会否收到影响? 当电压降低时,反相器是否仍然工作? 对电源电压的降低是否存在一个可能的限制? 由于对固定的晶体管尺寸比r,VM近似的正比于VDD,所以反相器在过渡区增益随电源电压降低而加大! 反相器在电源电压接近晶体管的VT时仍能较好工作!

25 Reducing VDD, improve the gain
当电源电压为0.5V时,仅比阈值电压大0.1V,但过渡区的宽度只是电源电压的10%,最大增益35; 当电源电压为2.5V时,过渡区的宽度是电源电压的17%; 亚阈值电流导致高低电平切换 为什么不使所有的数字电路在这样低的电源电压下工作?

26 Reduce VDD 降低功耗,但会增加门延时; 当电源电压接近VT时,dc特性会对器件参数的变化愈加敏感;
减小信号摆幅, 随可减少内部噪声,但会对外部噪声更加敏感.

27 Very low VDD worsen the gain
继续降低电源电压至200mV,100mV,50mV时,阈值电压不变,尽管晶体管未导通,但仍然得到近似反相器传输特性! 低电流->慢!!! 亚阈值电流! g=-1 电源电压降低的实际限制: 电源电压不小于热电势ΦT的两倍

28 5.3 NMOS反相器如图5.3所示 解释该电路为何可被视为一反相器 确定VOH, VOL,计算VIH,VIL 计算NML, NMH 计算输入为(i)Vin=0V和(ii)2.5V时的平均功耗

29 5.5 下图所示为两种MOS反相器,第一个反相器仅采用NMOS,计算VOH, VOL,VM


Download ppt "Digital Integrated Circuits A Design Perspective"

Similar presentations


Ads by Google