组会报告 -文献研读 李文杰 2013-9-6.

Presentation on theme: "组会报告 -文献研读 李文杰 2013-9-6."— Presentation transcript:

1 组会报告 文献研读 李文杰

2 使用非晶硅TFT电路集成在玻璃和塑料上的OLED显示器（2003） Arokia Nathan
Amorphous Silicon Thin Film Transistor Circuit Integration for Organic Led Displays on Glass and Plastic 使用非晶硅TFT电路集成在玻璃和塑料上的OLED显示器（2003） Arokia Nathan

3 摘要 同时有像素单元和驱动单元 OLED层直接做在TFT电路层之上，占90%的总像素区域，有较高开口率。
电压驱动，电流驱动（有补偿）同时予以考虑 提出一种基于非晶硅的与阈值电压无关的全解-多路复用器(de-multiplexer)。讨论在屏栅极驱动电路 提出一个有着好线性度和稳定性的可编程电流镜(源驱动输出级的基本单元)。

4 像素结构和设计 非晶硅有稳定性问题，阈值电压漂移。
一直处于开启状态的驱动管有影响，Vt升高，Id减少，反映在工作长时间后变暗。电压编程形式的驱动电路不适合，因为Vt影响。

5 像素结构和设计 底发光（由管子大小决定开口率，a-Si不能实现） 顶发光

6 阈值补偿的像素电路 T3、T4工艺一致，栅应力一致，Vt漂一致 电流编程 面积小 输入端大信号摆幅
Current-Source a–Si:H Thin-Film Transistor Circuit for Active-Matrix Organic Light-Emitting Displays Yi He, Member, IEEE, Reiji Hattori, and Jerzy Kanicki, Senior Member, IEEE

7 寄生参数提取和R-C像素模型 2T 360um*360um 4T 440um*440um

8 阵列级设计时需考虑的问题 帧时间：数据写满阵列中所有单元的时间 行时间：将一行中所有栅电容充满电并将每行的开关TFT打开所用的时间（主要）
放电时间：对栅线的放电，以保证下次充电准确

9 阵列级设计时需考虑的问题 行时间由RC延迟决定（分布模型） 建立时间（次要）

10

11 阵列级设计时需考虑的问题 QVGA（320*240）60Hz ，每行时间69.44us
算出2T max FR=71Hz，4T max FR=59Hz 测得2T 行时间60us，4T为70us 把栅源线上的所有RC负载、互连线 延迟和其他寄生效应都考虑进去。

12 塑料衬底上的TFT电路 玻璃衬底上开态电流比塑料衬底上高2倍
塑料衬底Vt（4~5V）𝜇=0.78 cm 2 /v*s 接触电阻R=9kΩ*cm 玻璃衬底Vt（2~3V）𝜇=0.94 cm 2 /v*s 接触电阻R=0.23kΩ*cm

13 2.0 inch a-Si:H TFT-LCD with low Noise Integrated Gate Driver（2005 SID）
Iae Hwan Oh 韩国庆熙大学 先进显示研究中心

14 2.0 inch QCIF（160*128*RGB）低噪声栅极集成全彩色TFT-LCD屏
由于非晶硅的低场效应迁移率，使用自举（bootstrapping）效应来克服 输出节点在非选期浮空，因此其他节点的电压变化有可能耦合至输出节点上，该电路在经典的Thomson上做了小变动，降低了噪声。

15 Thomson模型 低噪声模型

16

17 比较噪声VRMS分别为0.23v和0.08v

18 上升时间和Vout的变化比较 随时间变化T3的Vt升高，Vout下降，上升时间变长。而由于T1管处于负压偏置，Vt会下降，没有大问题。

19 4.0-in TFT-OLED Displays and a Novel Digital Driving Method (2000 SID)
Kazutaka Inukai 日本 半导体能源实验室

20 TRG(Time-Ratio-Grayscale)
DPS(Display-Period-Separated) driving SES(Simultaneous-Erase-Scan) driving

21 无需改变共阴极电压 减少了帧时间

22 研究计划 做一定测试，了解器件性能 仿真 进入GOA项目，gate driver integration 研究