数字系统设计 Digital System Design

Presentation on theme: "数字系统设计 Digital System Design"— Presentation transcript:

1 数字系统设计 Digital System Design
EE141 数字系统设计 Digital System Design -----存储器 王维东 Weidong Wang 浙江大学信息与电子工程学院 College of Information Science & Electronic Engineering 信息与通信工程研究所 Zhejiang University Spring ZDMC – Lec. #1 – 8

2 任课教师 王维东 TA: 浙江大学信息与电子工程学院, 信电楼306 邮箱：wdwang@zju.edu.cn
EE141 任课教师 王维东 浙江大学信息与电子工程学院, 信电楼306 College of Information Science & Electronic Engineering Zhejiang University, Hangzhou, Tel: (O) Mobile: TA: 陈彬彬 Binbin CHEN, ; 黄露 Lu HUANG， ; Tuesday & Thursday 14:00-16:30 PM Office Hours：玉泉信电楼 308室（可以微信或邮件联系）. Spring ZDMC – Lec. #1 – 8

3 Prerequisites预修课程 电子电路基础 电子线路 C语言 How to learn this Course?
Not only listening, thinking and waiting …. But Exercise, Simulation, Practice!

4 课程简介 课程代码：111C0120 参考书 阎石, 数字电子技术基础, 第5版, 高等教育出版社, 2006.
EE141 课程简介 课程代码：111C0120 参考书 阎石, 数字电子技术基础, 第5版, 高等教育出版社, 2006. 王金明著，数字系统设计与Verilog HDL，电子工业出版社，第5版 补充讲义/期中考试前预备 Stanford 大学 108A课程notes. R.H.Katz, G.Borriello, Contemporary Logic Design, second edition,电子工业出版社, 2005. M.M.Mano, 数字设计(第四版), 电子工业出版社, 2010. Spring ZDMC – Lec. #1 – 8

5 Other Course Info Website: http://mypage.zju.edu.cn/wdwd/教学工作/
ftp:// /数字系统设计/2016/, 暂停 Check frequently 答疑 玉泉信电楼308室/周四下午2:30-5:00 上课课间、课后均可 ，微信群，短信均可

6 Grading (考核) Final grades will be computed approximately as follows:
期中考试-10% 课程作业+小测验+上课出勤率+Project - 20% Class Room Check Homework Sets 作业上交截止期为课后一周内有效 Project 2 projects (1 or 2 members team) Project-2可选（总评加分3~5分，但不超过平时成绩范围） Finial Exam期末闭卷考试 - 70% 上课说明此门课程的成绩合成：平时成绩包括平时小测验、期中考试、作业、出勤、课堂讨论、论文

7 授课时间和地点： 2016年春夏学期， 地点：紫金港西1-520(多)
周二上午，第3、4节(9:50-11:25) 星期四上午，第1、2节(08:00-09:35) 地点：紫金港西1-520(多)

8 课程结构 数字理论知识(必备) 数字电路分析与设计 脉冲电路与接口 控制器与数字系统 微处理器简介 数字系统和编码、逻辑代数、门电路
EE141 课程结构 数字理论知识(必备) 数字系统和编码、逻辑代数、门电路 数字电路分析与设计 组合逻辑电路 触发器、半导体存贮器、可编程器件 时序逻辑电路 脉冲电路与接口 控制器与数字系统 状态机 控制器 微码控制器 测试和验证 微处理器简介 Spring ZDMC – Lec. #1 – 8

9 EE141 第七章 半导体存储器 A major advantage of digital over analog systems is the ability to store easily large quantities of digital information and data for short or long periods. Spring ZDMC – Lec. #1 – 8

10 第七章 半导体存储器 memory devices
EE141 第七章 半导体存储器 memory devices 7.1 概述 能存储大量二值信息的器件 一、一般结构形式 flip-flop? ！单元数庞大 ！输入/输出引脚数目有限 输入/出电路 I/O 输入/出 控制 Spring ZDMC – Lec. #1 – 8

11 （Random-Access-Memory） 2、从工艺分： ①双极型 ②MOS型
EE141 二、分类 1、从存/取功能分： ①只读存储器 (Read-Only-Memory） ②随机读/写 （Random-Access-Memory） 2、从工艺分： ①双极型 ②MOS型 Spring ZDMC – Lec. #1 – 8

12 7.2 ROM-READ-ONLY MEMORIES 7.2.1 掩模ROM 一、结构
EE141 7.2 ROM-READ-ONLY MEMORIES 7.2.1 掩模ROM 一、结构 Spring ZDMC – Lec. #1 – 8

13 EE141 二、举例 Spring ZDMC – Lec. #1 – 8

14 A0~An-1 W(2n-1) Dm Spring 2016 ZDMC – Lec. #1 – 8 W0 D0 地 址 数 据 1 A1
EE141 A0~An-1 W0 W(2n-1) D0 Dm 地 址 数 据 A1 A0 D3 D2 D1 D0 1 Spring ZDMC – Lec. #1 – 8

15 两个概念： 存储矩阵的每个交叉点是一个“存储单元”，存储单元中有器件存入“1”，无器件存入“0” 存储器的容量：“字数 x 位数”
EE141 两个概念： 存储矩阵的每个交叉点是一个“存储单元”，存储单元中有器件存入“1”，无器件存入“0” 存储器的容量：“字数 x 位数” Spring ZDMC – Lec. #1 – 8

16 掩模ROM的特点： 出厂时已经固定，不能更改，适合大量生产 简单，便宜，非易失性nonvolatile
EE141 掩模ROM的特点： 出厂时已经固定，不能更改，适合大量生产 简单，便宜，非易失性nonvolatile Spring ZDMC – Lec. #1 – 8

17 ROM ARCHITECTURE Spring ZDMC – Lec. #1 – 8

18 Typical timing for a ROM read operation.
Spring ZDMC – Lec. #1 – 8

19 7.2.2 可编程ROM（PROM）Programmable ROMs
EE141 7.2.2 可编程ROM（PROM）Programmable ROMs 总体结构与掩模ROM一样，但存储单元不同 “one-time programmable” (OTP) ROMs Spring ZDMC – Lec. #1 – 8

20 7.2.2 可编程ROM（PROM） 总体结构与掩模ROM一样，但存储单元不同 写入时，要使用编程器
EE141 7.2.2 可编程ROM（PROM） 总体结构与掩模ROM一样，但存储单元不同 写入时，要使用编程器 Spring ZDMC – Lec. #1 – 8

21 7.2.3 可擦除的可编程ROM（EPROM） Erasable Programmable ROM
EE141 7.2.3 可擦除的可编程ROM（EPROM） Erasable Programmable ROM 总体结构与掩模ROM一样，但存储单元不同 一、用紫外线擦除的PROM（UVEPROM） nonvolatile Spring ZDMC – Lec. #1 – 8

22 EE141 Spring ZDMC – Lec. #1 – 8

23 EE141 Spring ZDMC – Lec. #1 – 8

24 二、电可擦除的可编程ROM（E2PROM）
EE141 二、电可擦除的可编程ROM（E2PROM） Electrically Erasable PROM 总体结构与掩模ROM一样，但存储单元不同 Without a UV light source and a special PROM programmer unit Spring ZDMC – Lec. #1 – 8

25 EE141 Spring ZDMC – Lec. #1 – 8

26 Electrically Erasable PROM
Another advantage of the EEPROM over the EPROM is the ability to erase and rewrite individual bytes (eight-bit words) in the memory array electrically. This byte erasability makes it much easier to make changes in the data stored in an EEPROM. The early EEPROMs, such as Intel’s 2816, required appropriate support circuitry external to the memory chips, included the 21-V programming voltage (VPP). The newer devices, such as the Intel 2864, have integrated this support circuitry onto the same chip with the memory array, it requires only a single 5-V power pin. Spring ZDMC – Lec. #1 – 8

27 Timing for the write operation.
Spring ZDMC – Lec. #1 – 8

28 三、快闪存储器（Flash Memory）
EE141 The challenge for semiconductor engineers was to fabricate a nonvolatile memory with the EEPROM’s in-circuit electrical erasability, but with densities and costs much closer to those of EPROMs, while retaining the high-speed read access of both. 三、快闪存储器（Flash Memory） 为提高集成度，省去T2（选通管） 改用叠栅MOS管（类似SIMOS管） Spring ZDMC – Lec. #1 – 8

29 Trade-offs for semiconductor nonvolatile memories show that complexity and cost increase as erase and programming flexibility increases. A typical flash memory has a write time of 10 ms per byte compared to 100 for the most advanced EPROM and 5 ms for EEPROM (which includes automatic byte erase time). Spring ZDMC – Lec. #1 – 8

30 7.3 随机存储器RAM random-access memory
EE141 7.3 随机存储器RAM random-access memory 7.3.1 静态随机存储器（SRAM）STATIC RAM 一、结构与工作原理 Spring ZDMC – Lec. #1 – 8

31 EE141 Spring ZDMC – Lec. #1 – 8

32 EE141 二、SRAM的存储单元 六管N沟道增强型MOS管 Spring ZDMC – Lec. #1 – 8

33 Logic symbols (a) the 2147H RAM chip; (b) the MCM6206C RAM.
Spring ZDMC – Lec. #1 – 8

34 Symbol and mode table for the CMOS MCM6264C.
Spring ZDMC – Lec. #1 – 8

35 7.3.2* 动态随机存储器（DRAM）DYNAMIC RAM
EE141 7.3.2* 动态随机存储器（DRAM）DYNAMIC RAM 动态存储单元是利用MOS管栅极电容可以存储电荷的原理 Dynamic RAMs store 1s and 0s as charges on a small MOS capacitor (typically a few picofarads). In modern DRAM chips, each memory cell must be refreshed typically every 2, 4, or 8 ms, or its data will be lost. Spring ZDMC – Lec. #1 – 8

36 Cell arrangement in a dynamic RAM
DRAM TECHNOLOGY Memory Modules single-in-line memory module (SIMM) dual-in-line memory module (DIMM) SODIMM RIMM DRDRAM FPM DRAM EDO DRAM SDRAM DDRSDRAM SLDRAM Spring ZDMC – Lec. #1 – 8

37 Simplified architecture of the TMS44100 ; RAS>CAS timing
Spring ZDMC – Lec. #1 – 8

38 7.4 存储器容量的扩展 7.4.1 位扩展方式 适用于每片RAM,ROM字数够用而位数不够时 接法：将各片的地址线、读写线、片选线并联即可
EE141 7.4 存储器容量的扩展 7.4.1 位扩展方式 适用于每片RAM,ROM字数够用而位数不够时 接法：将各片的地址线、读写线、片选线并联即可 例：用八片1024 x 1位→ 1024 x 8位的RAM Spring ZDMC – Lec. #1 – 8

39 7.4.2 字扩展方式 适用于每片RAM,ROM位数够用而字数不够时 例：用四片256 x 8位→1024 x 8位 RAM
EE141 7.4.2 字扩展方式 适用于每片RAM,ROM位数够用而字数不够时 例：用四片256 x 8位→1024 x 8位 RAM 1024 x 8 RAM Spring ZDMC – Lec. #1 – 8

40 EE141 1 Spring ZDMC – Lec. #1 – 8

41 EE141 Spring ZDMC – Lec. #1 – 8

42 EE141 1 Spring ZDMC – Lec. #1 – 8

43 EE141 Spring ZDMC – Lec. #1 – 8

44 7.5 用存储器实现组合逻辑函数 一、基本原理 从ROM的数据表可见： 若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数 地 址
EE141 7.5 用存储器实现组合逻辑函数 一、基本原理 从ROM的数据表可见： 若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数 地 址 数 据 A1 A0 D3 D2 D1 D0 1 A0~An-1 W0 W(2n-1) Spring ZDMC – Lec. #1 – 8

45 7.5 用存储器实现组合逻辑函数 一、基本原理 从ROM的数据表可见： 若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数 地 址
EE141 7.5 用存储器实现组合逻辑函数 一、基本原理 从ROM的数据表可见： 若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数 地 址 数 据 A1 A0 D3 D2 D1 D0 1 Spring ZDMC – Lec. #1 – 8

46 EE141 地 址 数 据 A1 A0 D3 D2 D1 D0 1 Spring ZDMC – Lec. #1 – 8

47 EE141 二、举例 Spring ZDMC – Lec. #1 – 8

48 EE141 Spring ZDMC – Lec. #1 – 8

49 SPECIAL MEMORY FUNCTIONS
Cache Memory First-In, First-Out Memory (FIFO) Circular Buffers Spring ZDMC – Lec. #1 – 8

50 PC to Memory (a) CPU address bus driving ROM or static-RAM memory;
(b) CPU addresses driving a multiplexer that is used to multiplex the CPU address lines into the DRAM. Spring ZDMC – Lec. #1 – 8

51 Function Generator Spring ZDMC – Lec. #1 – 8

52 EE141 课后作业 1. 查阅： 国际上的数字相关集成电路公司的EPROM,EEPROM,FlashROM,RAM,DRAM,SDRAM芯片的型号、接口类型、速度…… 图书馆资源：电子器件天地, 软件; ftp:// / 2. 习题：/课本P383 HW10: 7.2, 7.5, 7.9, 7.12, 7.14 ；（5月5日前交） 3. 阅读： ch ; Ch Ch Spring ZDMC – Lec. #1 – 8