電子電路與實習 Chapter 8 數位電路 四技一年級下學期 授課教師：任才俊.

Presentation on theme: "電子電路與實習 Chapter 8 數位電路 四技一年級下學期 授課教師：任才俊."— Presentation transcript:

1 電子電路與實習 Chapter 8 數位電路 四技一年級下學期 授課教師：任才俊

2 數位反相器 數位反相器的電路符號 假設VH 代表數位電路的高電位，而VL代表低電位，則反相器的功能是將輸入信號反相：
當Vi = VH，Vo = VL。 當Vi = VL，Vo = VH。 Vi Vo

3 典型的反相器輸入電壓與輸出電壓的關係圖，稱為電壓轉換曲線(Voltage Transfer Curve, VTC)
VOL VIL VIH VOH Vi VOL VOH slope = 1 Vo VOL：正常低電位輸出電壓，對應輸入電壓Vi = VOH。 VOH：正常高電位輸出電壓，對應輸入電壓Vi = VOL。 VIL ：可容許之最大低電位輸入電壓。 VIH：可容許之最小高電位輸入電壓。

4 VIH 及VIL定義為VTC中斜率等於 –1所對應的兩個輸入電壓 。
當 或 ，反相電路皆能正確將輸入電壓反相。 當 則進入模糊區間，此時反相電路無法將輸入電壓正確反相，是實際應用時必須避免發生的情況。

5 雜訊邊距 低電位雜訊邊距(low-level noise margin)：
高電位雜訊邊距(high-level noise margin)： 實用上NMH 及NML愈大，表示電路愈不容易受雜訊影響，即電路愈穩定。

6 傳輸延遲 tPHL (high-to-low propagation delay)： 輸入方波信號轉換電壓後，直到輸出信號由高電位(VOH)下降至 所需的時間。 tPLH (low-to-high propagation delay)： 輸入方波信號轉換電壓後，直到輸出信號由低電位(VOL)上升至 所需的時間。 tPHL tPLH VOL VOH (VOH+VOL)/2 Vi t

7 傳輸延遲 整體電路的傳輸延遲(tp)則取其平均值： tp愈小代表元件的反應速度愈快，表示單位時間內能處理的資料量愈大。

8 功率損耗 靜態功率損耗(static power consumption)： 是指輸出端穩定地處於高電位或低電位時，電路所消耗的功率。
動態功率損耗(dynamic power consumption)： 是指輸出端在高低電位轉換期間，電路所消耗的功率。 CMOS反相器的靜態功率損耗為零，是它的一大優點。

9 延遲－功率乘積(delay-power product)：
這個參數讓工程師能以客觀的方式，來比較不同電路在速度及功率兩方面合併考量下的優劣。因此以新的技術或設計降低 DP值才是工程師努力的方向。

10 簡單FET反相器 由一顆N-channel FET加一電阻R所組成：
當Vi = VDD(高電位)時，FET導通且工作在triode mode，等效上像一顆電阻(RON)。假如 當Vi = 0V(低電位)時，FET處於cutoff mode， Vi Vo R VDD

11 Vi Vo R VDD 當Vi = VDD時，Vo V，此時電路消耗的功率為： 而當Vi = 0V時，ID = 0，電路不消耗功率，POFF = 0。故其平均消耗功率為： 另一方面當Vi由VDD轉變為0V，使得Vo由0V轉變為VDD時，由於輸出端存在寄生電容(C)，VDD經由R向C充電，顯然R愈大充電時間愈長，即Vo由0V上升至VDD的時間愈長，造成轉換速度變慢。 Vi Vo R VDD I C

12 從功率損耗上考量，我們希望R愈大愈好；從速度上考量，我們希望R愈小愈好；所以FET反相器在實用上卻面臨功率損耗和速度兩者無法兼顧的困境。

13 天才設計-CMOS反相器 由N-channel MOSFET及 P-channel MOSFET組合而成，兩者具有互補作用，故稱為Complementary MOS(CMOS)。 VDD Qp Vo Qn Vi 用一顆P-channel MOSFET取代簡單反相器中的R

14 CMOS反相器的工作原理： 當Vi = VDD時，Qn導通Qp不導通，Qn等效上像一顆電阻RON，但由於Qp不導通，所以：
當Vi = 0V時，Qp導通Qn不導通，QP導通時等效上像一顆電阻RON，但由於Qn不導通，所以：

15 當Vi = VDD時，Qn導通但Qp不導通，故電源不需提供任何電流，即功率損耗為零。
當Vi = 0V時，Qp導通且Qn不導通，VDD經由Qp向輸出端寄生電容C充電。由於Qp的 RON很小，故充電速度很快。 所以CMOS在功率損耗和速度兩方面都很理想。

16 CMOS反相器特性 電壓轉換曲線 假設使用enhancement-type的MOSFET，Vtn及Vtp 分別表示Qn及Qp的臨界電壓(Vtn為正值，Vtp為負值)且Vtn = |Vtp| = Vt 。 Qn：VGS = Vi VDS = Vo VGS,eff　= Vi Vt QP： VSG = VDD  Vi VSD = VDD  Vo VSG,eff　= VDD  Vi Vt VOH = VDD VOL = 0 VIL VIH VDD Vi Vo slope = 1

17 電壓轉換曲線 理論上我們可以算出在VTC上斜率為 1所對應的兩個輸入電壓，即VIL及VIH；而正常的輸出高低準位分別為VOL及VOH ：

18 雜訊邊距： CMOS反相器在高低電位有相同的雜訊邊距

19 靜態功率損耗： 當Vi = 0V，Vo = VDD，沒有電流由power supply流出，所以P = 0。
當Vi = VDD，Vo = 0V，由於Qp不導通，同樣沒有電流由power supply流出，故P = 0。 所以不管輸出電壓在高電位或低電位，整個電路不消耗任何功率，因此靜態功率損耗為零。

20 動態功率損耗 ： 當Vi 由VDD 變為0V時，Qp導通而Qn不導通，所以電源經由Qp向電容C充電，直到Vo = VDD為止。此時儲存在C上的電荷量為： 每一次轉換期間(Vo由VL VH  VL )，則皆由電源流出q = CVDD的電荷。假如反相器每秒鐘平均轉換次數為f，則轉換平均週期為： VDD Qp Vo C Qn Vi

21 平均在T時間內有q = CVDD的電荷由電源流出，故電源的平均電流為：
所以平均功率損耗為： 單位時間內轉換次數愈頻繁，則CMOS反相器所消耗的功率愈高。

22 傳輸延遲： CMOS反相器的傳輸延遲和輸出端的等效電容C有關，而C的大小和外接邏輯閘的個數有關。假設CMOS反相器外接n個邏輯閘並且每個邏輯閘的輸入端寄生電容皆相同，則C可以表示為： Cout：反相器本身輸出端的寄生電容量 Cin：每個外接邏輯閘輸入端的寄生電容量 VDD Qp Vo C Qn Vi C = Cout + n  Cin

23 tp與VDD成反比而與C成正比，即VDD愈高充電速度愈快，C愈大充電速度愈慢。但是VDD愈高則功率損耗愈大，所以功率與速度之間必須適當取捨。
tp = 0.5(tPLH  tPHL) = tp與VDD成反比而與C成正比，即VDD愈高充電速度愈快，C愈大充電速度愈慢。但是VDD愈高則功率損耗愈大，所以功率與速度之間必須適當取捨。 其中Vtn =

24 延遲－功率乘積(DP)： DP和C2成正比，並隨f及VDD上升而增加。由於數位電路的工作頻率f愈來愈高，欲降低DP值必須降低VDD，所以低電壓一直是IC設計努力的方向。

25 一個數位邏輯閘的輸出端所外接邏輯閘的個數稱為扇出數(fan- out)。
以BJT邏輯閘為例，外接邏輯閘會影響輸出電壓，若外接邏輯閘個數太多的話，會造成邏輯功能不正確，所以通常存在一個最大的扇出數(maximum fanout)。

26 CMOS邏輯閘的輸入端是絕緣體(IG = 0)，所以外接邏輯閘不會影響輸出電壓，因此理論上CMOS邏輯閘的fanout可以趨近無限大
對於CMOS來說，當外接的邏輯閘數量增加時，輸出端的等效電容C隨之增加，結果tPHL及 tPLH 也隨之上升，造成速度下降。 所以實用上隨不同的速度要求而定，CMOS邏輯閘的扇出數仍有所限制。

27 CMOS邏輯電路 CMOS反或閘(NOR gate) 當A = VH 或B = VH 時，Y = VL。
VDD A B Y 當A = VH 或B = VH 時，Y = VL。 當A = VL 且B = VL 時，Y = VH。 其邏輯功能為：

28 CMOS反及閘(NAND gate) 當A = VH 且B = VH 時，Y = VL。 當A = VL 或B = VL 時，Y = VH。
VDD B A Y 當A = VH 且B = VH 時，Y = VL。 當A = VL 或B = VL 時，Y = VH。 其邏輯功能為：

29 互斥或閘(XOR gate) 當(A = VH，B = VL)或(A = V L，B = VH)，Y = VH。
VDD A Y B 當(A = VH，B = VL)或(A = V L，B = VH)，Y = VH。 當(A = VL，B = VL)或(A = VH，B = VH)，Y = VL。 其邏輯功能為： _ A _ B _ A _ B

30 傳輸閘邏輯電路 將FET 類比開關應用在數位邏輯上： 當B = 1，S2閉合而S1打開，所以輸出 ，即Y的準位由輸入信號 所決定。 B
當B = 0，S1閉合而S2打開，所以輸出Y = A。 其邏輯功能為： B Y S2 S1 A _ _

31 利用傳輸閘邏輯來完成XOR的功能： S1及S2用類比開關來取代，結 果成為左圖的傳輸閘邏輯電路，結構顯然比之前用CMOS反相器的組合簡單。
B Y A S1及S2用類比開關來取代，結 果成為左圖的傳輸閘邏輯電路，結構顯然比之前用CMOS反相器的組合簡單。 邏輯功能為： _ A _ B

32 反相器的應用 環型振盪器(ring oscillator)
利用反相器存在傳輸延遲，使得Vo無法隨Vi瞬間改變的特性，我們可以串接奇數個(n  3)反相器成為一個環型振盪器，以產生穩定的方波信號。 如左圖，將三個反相器串接並將第三個反相器的輸出端接回第一個反相器的輸入端，形成一個迴路。這個迴路會自然產生方波信號。 V V V3

33 假設迴路中有n個反相器(n為奇數且n  3)，所得到方波信號的週期及頻率分別為：
所以在tp固定的情況下，利用n可以控制頻率，故ring oscillator是IC中產生方波信號的簡便方法。

34 BJT轉換特性 數位電路的應用上主要將BJT工作在cutoff及saturation兩個mode
VCC RC Vo Vi Q 由於PN-junction內部的電容效應，使得BJT無法瞬間由cutoff mode轉換至saturation mode，反之亦然。

35 一般而言ts >> td，所以如何降低ts 成為BJT數位電路設計上的重要考慮。
當Vi = VCC，BJT處於saturation mode 時，其Base充滿大量由Emitter而來的自由電子，此時Base類似一個儲存電荷的電容，當Vi瞬間由VCC降為0V時，原本累積在Base上的電荷並不會馬上消失，必須等待儲存電荷清除之後，BJT才會轉變至cutoff mode，使得Vo = VCC。這段時間稱為儲存時間(storage time, ts)。 當Vi由0V變成VCC時，由於B-E界面的電容效應，BJT無法瞬間由 cutoff mode轉換至saturation mode。必須等到B-E界面電容充電完成後，BJT才真正進入 saturation mode。這段時間延遲便是td。  VBE + 電子流動方向 n p n VCE +  一般而言ts >> td，所以如何降低ts 成為BJT數位電路設計上的重要考慮。

36 簡單BJT反相器 由一顆電晶體和一顆電阻所組成的電路 當Vi = VH = VCC，Q導通且工作於saturation mode，
當Vi = VL = 0.2V，Q不導通，IC = 0， 由於電阻RC的緣故，簡單BJT反相器面臨功率損耗和切換速度兩者無法兼顧的問題。 VCC RC Vo Vi Q

37 在Vi = VCC的情況下，VCC直接跨在B-E界面，可能造成BJT因電流過大而燒燬，所以利用一顆額外的電阻RB隔離Vi及B極。使B極電壓VB約等於0.7V 。
RC Vo Vi Q RB 左圖的BJT數位電路，主要由電阻和電晶體所組成，稱為Resistor-Transistor Logic (RTL)

38 Resistor-Transistor Logic (RTL)
當Vi = VCC時： 必須適當選擇RB和RC，才能使BJT工作在saturation mode。所以：

39 TTL邏輯電路 TTL inverter的標準電路
VCC = 5V R K R3 Vi Q4 Q3 Q2 D Vo Q1 R1 R  4K 1K 當Vi = VH，各個電晶體的工作模式為： Q4：inverse active mode Q3：saturation mode Q1：saturation mode Q2：cutoff mode D：OFF 當Vi = VL(假定VL = 0.2V)，各電晶體工作模式為： Q4：saturation mode Q3：cutoff mode Q1：cutoff mode Q2：active mode D：ON VBE(ON) = 0.7V VCE(sat) = 0.2V

40 當Vi = VH，IIH 14.5A是一個很小的電流，而IIH是由前級電路所提供。換句話說，Q4可以降低前級電路的輸出電流，因此增加前級電路的fanout (前級電路亦為TTL)。
當Vi = VH ，VC4 = 1.4V。當Vi由 VH轉變為VL的瞬間，由於寄生電容效應所以VC4暫時仍維持在1.4V，此時Q4處於active mode，造成大量電流流出Q3的B極，使Q3迅速由saturation mode轉為cutoff mode，有效降低storage time(ts)。

41 當Vi = VL，Vo = VH。當Vi由VL轉變為VH 的瞬間，由於寄生電容效應使Vo仍暫時維持在高電位，此時Q1處於active mode。由於Q1的B極電流很大(2.64mA)，造成很大的IC(IC = IB)，可以很快將輸出端寄生電容累積的電荷放電，使Vo迅速由高電位降為低電位。 在正常情況下，Q2在active mode 與cutoff mode間作切換，所以沒有ts的問題，可以快速轉換。(這是採用此結構的重要因素)

42 Q2和Q1導通時分別將Vo提高及拉低，分別稱為pull-up transistor 及pull-down transistor。這種作法稱為active pull-up及active pull-down，乃是用主動元件(電晶體)來達成電位改變的設計方法，如此可以加速輸出電位的轉換。

43 TTL特性 電壓轉換曲線 在輸出端不接任何邏輯閘的情況下：
VOH  3.7V，VOL  0.1V VIH  1.4V，VIL  0.5V NML = VIL – VOL = 0.4V NMH = VOH – VIH = 2.3V Vo 3.7V 2.7V 0.1V Vi(V)

44 市售標準的TTL IC其規格為：(在輸出端外接十個邏輯閘的情況下)：
由此可以看出TTL的特性不及CMOS那麼好。 VOH = 2.4V，VOL = 0.4V VIH = 2V，VIL = 0.8V NML = VIL – VOL = 0.4V NMH = VOH – VIH = 0.4V

45 TTL族群： 市面上常見的標準TTL積體電路有編號54 xx(54-系列)及編號74 xx(74-系列)兩個系列。

46 ECL邏輯電路 Emitter-Coupled Logic(ECL)設計主要源於一個很特別的「瓜分電流」的觀念。
S1和S2 為開關。假設流經R1、R2的電流分別為I1和I2，則： 若S1“close”，S2“open”，則： 若S1“open”，S2“close”，則： VCC R1 R2 Vo S1 S2 Io I1  I2 = Io I1 = Io ， I2 = 0 Vo = VCC  I2R2 = VCC (高電位) I1 = 0 ， I2 = Io Vo = VCC  IoR2 (低電位)

47 用兩顆BJT來取代兩個開關S1&S2： 由於Q1和Q2的射極接在一起，且在active mode時IC 對VBE非常敏感，假設流經R1、R2的電流分別為I1和I2： 當V1比V2稍大一點(V1  V2 > 0.1V)，所有電流幾乎都被I1拿走： 當V1比V2稍小一點(V2  V1 > 0.1V)，所有電流幾乎都由I2分走： VCC R1 R2 Vo Io V2 V1 Q1 Q2 I Io，I Vo VCC (VH) I ，I Io Vo= VCC  IoR2(VL)

48 此處兩顆BJT工作在active mode或cutoff mode，故有極快的切換速度。
Vo由兩個輸入電壓差(V1 – V2 )所決定，而更重要的是：輸出端的高低電壓差(VH  VL = IoR2)是由電流源及電阻決定，而非由電晶體的VCE所決定。

49 ECL反相器 (Q1，Q2，RC1，RC2，RE)所組成的差動對是主要電路。
(Q3，D1，D2，R1，R2，R3)是提供參考電壓VR的輔助電路。 Q4則是為了提供穩定輸出電壓的輔助電路。 ECL採用負電源(0V/5.2V)，以此可有效降低雜訊影響。 RC1 RC2 220 245 R1 907 Q4 Vo Q3 VR Q2 Q1 Vi R3 6.1K D1 D2 R2 RE 779 VEE(5.2V) 4.98K

50 ECL邏輯電路 ECL反相器—主要利用Q1、Q2組成的差動電路來達成。Vi是輸入電壓而VR是固定的參考電壓 。 假設Io為流經RE的電流：
RC1 RC2 220 245 R1 907 Q4 Vo Q3 VR Q2 Q1 Vi R3 6.1K D1 D2 R2 RE 779 VEE(5.2V) 4.98K 假設Io為流經RE的電流： 當Vi  VR > 0.1V，所有電流幾乎都流向Q1： 當VR  Vi > 0.1V，所有電流幾乎都流向Q2： Io = IE1 + IE IC1 + IC2 VC1 = IC1  RC1 (低電位) VC V(高電位)

51 不管VC1處於高電位或低電位，Q4皆處於導通狀態，所以：
因此Vo 和 Vi呈反相關係，所以這是一個反相器。

52 ECL反相器— 缺點：VR不是很穩定，容易受IB2的影響。 Step1：利用兩個電阻來決定參考電壓VR
Q2 R2 5.2V 當Q2導通時，IB2≠0： VR =  (IR2 + IB2)R1 當Q2不導通時，IB2 = 0： VR =  IR2  R1 缺點：VR不是很穩定，容易受IB2的影響。

53 缺點：VBE 會受到溫度影響，其溫度係數約為  = 2mV/C
Step2：加上Q3，使得 幾乎不受IB2影響 R1 IB3 Q3 VR Q2 R3 R2 加上Q3之後： 所以當Q2切換造成IB2變動時，IB3對應的變動很小 ，使得VR能保持穩定。 缺點：VBE 會受到溫度影響，其溫度係數約為  = 2mV/C

54 ECL反相器—(完整電路)： Step3：加上兩顆二極體D1和D2 = IR2R2 + VD1 + VD2 – 5.2V
Q3 D1 D2 Q2 R3 Io RE R2 + = IR2R2 + VD1 + VD2 – 5.2V VE2 = IR2 R2 + VD1 + VD2  VBE3 VBE2 – 5.2V 當溫度改變時，因為二極體導通電壓的溫度係數與電晶體相同(皆為pn-junction)，所以(VD1，VD2)自動補償(VBE2，VBE3)的溫度變化，使VE2 幾乎不受溫度影響，連帶使Io及Vo保持穩定。

55 ECL反相器—輸出電路： 缺點：VC1受RL的影響很大，不同負載明顯影響VC1的準位。 Step1：Q1的C極(VC1)直接作為反相器的輸出
RC RC2 IB4 Vo VR Q2 Q1 Vi RE RL 5.2V Io 220  當Vi < VR時，Q1不導通。若(即未接負載)， 若RL = RC1， 缺點：VC1受RL的影響很大，不同負載明顯影響VC1的準位。

56 ECL反相器—(完整電路)： VC1 幾乎不受RL影響，也代表Vo幾乎不受RL影響 。 Step2：加上Q4，大幅降低RL對Vo的影響
RC1 RC2 IB4 Q4 Vo VR Q2 Q1 Vi RE RL 5.2V 當Vi < VR時，Q1不導通。 若 ，IB4 = 0： 若RL = RC1，IB4  0，但因為IB4很小： VC1 =  IB4RC1 = 0 VC1 =  IB4RC1  0V VC1 幾乎不受RL影響，也代表Vo幾乎不受RL影響 。

57 ECL邏輯電路 電路分析(假設BJT和diode的導通電壓皆為0.7V )：
利用R1、R2可以決定VR，所以可以利用不同的電阻值來獲得所要的電壓準位。 在給定元件值的情況下，其高低準位對應的電壓可以很容易算出來。

58 ECL規格 Motorola MECL系列ECL邏輯電路的規格：
由此可以看出ECL只要很小的輸入電壓變動便將電流完全轉移，加上電晶體在active mode/cutoff mode切換，故能在極短時間內完成轉換。

59 ECL的缺點： 由於微小電壓就能使輸出改變準位，故易受雜訊干擾，即雜訊邊距(noise margin)較小。
由於不管Vo在高準位或低準位，皆有電晶體處於導通狀態，所以功率損耗大。

60 ECL邏輯電路 雙輸入或閘／反或閘(two-input OR/NOR gate)
它基本上與ECL反相器類似，只是有兩個輸入(A，B)及兩個輸出(Y，Y' ) A RE B QR VR Y' Y RC1 RC2 其邏輯功能為： 即OR/NOR gate的功能。 由此可以看出ECL的差動結構先天存在兩個反相的輸出，電路本身比TTL富彈性。

61 BiCMOS邏輯電路 BiCMOS的設計理念是集BJT能瞬間提供大電流以降低傳輸延遲，以及CMOS低功率損耗、高輸入電阻及雜訊間距大的優點於一身，以造就一個更好的邏輯家族。 當然缺點是必須將兩種元件一起製作，所以電路設計及製作上比較複雜。

62 BiCMOS邏輯電路 BiCMOS反相電路 主要利用CMOS的高輸入電阻特性作為輸入端，而利用BJT高電流特性作為輸出端：
Vi = VL： QP導通Qn不導通，QP等效上像一顆小電阻將Q1的B極連到VDD，所以Q1導通並將Vo 提升至高電位(V H)。 Vi = V H： Qn導通QP不導通，Qn等效上像一顆小電阻將Q2的B極連到Vo。若Vo處於高電位會迫使Q2導通，結果將使Vo 降至低電位(V L)。 Vi VDD Q1 Qp Vo Qn Q2

63 BiCMOS的缺點： 由於BJT的特性，導致VH無法達到VDD(QP導通時，在Vo上升至VDD之前，Q1已經關閉)，而其VL也無法降至0V(Qn導通時，在Vo下降至0V之前，Q2已經關閉)。 由於Q1和Q2的B極沒有適當放電路徑，所以它們的切換速度不像 TTL那麼快，連帶影響傳輸延遲。