Download presentation
Presentation is loading. Please wait.
1
可编程器件与电子设计自动化 上海交通大学电工及电子技术实验中心 一九九九年三月
2
EDA经历了几次大的进步 70年代，EDA工具供应商只有几家，产品几乎全部面向LSI或PCB布线设计。例如，现在常用的TANGO软件就属于PCB布线软件。这一时期的EDA一般称为电路CAD（计算机辅助设计）。
3
EDA经历了几次大的进步 80年代，开始供应带电路图编辑工具和逻辑模拟工具的EDA软件，这个时期的EDA是以数字电路分析工具为代表，主要解决电路设计没有完成之前的功能检验问题。
4
EDA经历了几次大的进步 进入90年代，乃至目前使用的EDA软件是第三代EDA软件。以逻辑综合、硬件行为仿真、参数分析和测试为重点。设计工具门类齐全，能够提供系统设计需要的全部工具，如描述设计意图的设计输入工具、具有逻辑综合和设计优化能力的设计工具以及验证设计和评估性能的仿真工具，能够在系统级、电路级和RTL及门级进行设计描述、综合和仿真。
6
电子线路计算机辅助设计（CAD） 与电子设计自动化（EDA） CAD：Computer Aided Design EDA：Electronic Design Automation
可编程器件 基于芯片的设计方法 以计算机为操作平台 EDA软件工具
7
传统数字电路设计方法 确定目标 设计电路原理图 考虑因素：设计者经验（直接设计、利用真值表、现有的电路模块）、可获得的元器件、尽可能少地使用元件、制图规范，美观 （用电路图设计软件，如PROTEL、ORCAD、PSPICE等).
8
传统数字电路设计方法 审核、修改电路原理图 （电路仿真软件，WORKBENCH等）
设计、制作印刷电路板 （利用相应的软件完成从原理图到印刷板的自动或半自动布线） 购置元器件、焊接、调试．调试中发现问题，重复步骤3--5
9
三人表决器电路 真值表 F=AB+BC+CA A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0
F=AB+BC+CA
11
可编程ASIC器件（PLD） 电路主体是“与阵列”和“或阵列” 可以直接输出，也可通过寄存器方式
12
按可编程的部位分类
16
CPLD （Altera 公司为代表） 复杂可编程逻辑器件 （Complex Programmable Logical Devices)
一个CPLD含有多个逻辑元件块（PLD） 每个逻辑块间的接线是可编程的 运行速度比FPGA快 功耗较大
17
CPLD 结 构 方 框 图
18
FPGA（Xilinx 公司为代表） 现场可编程门阵列 （Field Programmable Gate Array) 逻辑功能块粒度小
类似门阵列的连线通道和逻辑功能块结 构 逻辑元件使用率高 寄存器较多
19
可编程ASIC器件的编程元件 熔丝型开关 浮栅编程技术 基于SRAM的编程元件
20
熔丝型开关 只允许对器件编程一次,编程后不能修改. 集成度、工作频率和可靠性很高. 适用于电磁辐射干扰强的恶劣环境.
21
浮栅编程技术 基于Ｅ2ＰROM存储器的可编程器件能够重复编程100次以上 系统掉电后编程信息也不会丢失 可用在系统编程的方法
可设置加密位、节能方式等工作条件
22
基于SRAM的编程元件 编程数据存储于器件的RAM区中 掉电时RAM中数据会丢失 编程数据平时存储在EPROM、磁盘中
23
电路原理图输入方式与下载 与传统的设计方法相近，电子工程师容易接受 简捷、直观 设计者需要熟悉元器件功能 适合于用中规模通用模块来设计电路
对于复杂电路的设计，十分困难甚至难以实现
24
硬件描述语言 （HDL、VHDL、ABEL等）输入方式
与传统的设计思考方式完全不同的崭新思维方式 类似高级程序语言 设计较少依赖对元器件的熟悉程度 容易进行复杂电路的设计(适合某些不通用的控制器电路)
25
逻辑电路的语言描述 HDL(Hardware Description Language)硬件描述语言
AHDL(Altera Hardware Description Language) ABEL-HDL VHDL
28
EPM7128S管脚示意图
29
在系统编程芯片EPM7128S-15 基 本 结 构 低密度、高性能CMOS可编程逻辑器件之一。 84脚的PLCC封装。
4个直接输入2，1，84，83和64个I/O引脚。（I/O引脚既可作为输出、又可作为输入） TMS、TDI、TDO、TCK是在系统编程信号，在系统编程之后，四个信号不可作为I/O引脚。
30
Block)。每个LAB有16个宏单元 (Macrocell） 2个独立的全局时钟和一个全局清除.每个宏 单元有一个寄存器。
8个相似的逻辑阵列块LAB（Logic Array Block)。每个LAB有16个宏单元 (Macrocell） 2个独立的全局时钟和一个全局清除.每个宏 单元有一个寄存器。 一个可编程连线阵列（PLA）. 多个输入/输出控制块（I/O Block）.
31
JDEE-7 在系统可编程器件实验箱 面 板 图
32
JDEE-7在系统可编程器件实验板
35
注 意 事 项
Similar presentations
