Download presentation
Presentation is loading. Please wait.
1
4.A/D与D/A转换器 1).DAC0832与MCS-51接口
ST: MOV DPTR,#7FFFH MOV A,#80H MOVX @DPTR,A
2
2).DAC1230/2 DAC1230/2是12位D/A变换器,它在原理上与 DAC0830/2基本相同,只是ILE脚稍有不同。 A、原理框图
3
B、引脚说明 将DAC0830/2的ILE改为BYTE1/BYTEDAC1230/2 的引脚。 12位数字信息送入输入寄存器的过程如下: 先使BYTE1/BYTE2=1,CS=0,WR1=0,将高8位输入 寄存器中,然后使BYTE/BYTE2=0,CS=0,WR1=0, 将低4位数送入4位输入寄存器中。 C、主要性能指标 a、电流稳定时间:1us b、分辨率:12位 c、可以使用双缓冲,单缓冲,直通输入三种操作 方式。 d、逻辑输入与TTL兼容。
4
D、与8086CPU的连接 DAC1230/2与8086CPU的连接如图示: 编程使U0输出2
D、与8086CPU的连接 DAC1230/2与8086CPU的连接如图示: 编程使U0输出2.5V模拟电压 ST:MOV DPTR, #7FFFFH DEC DPL MOV A, #80H A A DEC DPL MOV A, 00H A
5
3).ADC0809与MCS-51接口(设晶振f=6MHz) A.ADC0809与MCS-51接口如图所示 :
6
B.编程举例: 对IN3进行转换,采样值存40H中。 ST: MOV DPTR,#7FFFH MOV A,#03H MOVX @DPTR,A MOV R7,#1EH LP1:DJNZ R7,LP MOVX MOV 40H, A LP2: SJMP LP2
7
4).ADC0804与MCS-51接口 A.ADC0804与MCS-51接口如图所示 :
8
B.编程举例: ST ; MOV DPTR, #DFFFH MOVX @DPTR, A MOV R7, #1EH LOOP:DJNZ R7, LOOP MOVX A, @DPTR
9
5). MC14433 ADC MC14433是双积分式AD转换器,尽管转换速度低, 但具有抗干扰能力强,精度高等优点,故常用于对速 度要求不高的场合中。 A.主要性能指标: 转换精度:3位半(相当11位AD) 转换速度:3-10次/秒 电压量程:0-±1.999V/ ±199.9V 片内具有自动极性转换、自动调零、提供时钟发生 电路,输出锁存等功能。
10
B. 引脚信号说明 a. VDD:+5V VEE:-5V VSS:数字地 VR:基准电压(2V/200mV). VX:被测电压输入(1
B.引脚信号说明 a. VDD:+5V VEE:-5V VSS:数字地 VR:基准电压(2V/200mV) VX:被测电压输入(1.999V/199.9mV) VAG:模拟地(VR VX的地) b. RI:积分电阻输入, 通常取470K(2V) K(200MV) CI:积分电容输入(通常取0.1µf) RI/CI:RI,CI公共连接端 C01,C02:接失调补偿电容C0( 0.1µf) CLK1,CLK0:钟频调节电阻RC,典型值300K OR:过量程状态信号,VX >VR时,OR有效。
11
EOC:转换结束信号,宽为0. 5时钟周期的正脉冲 DU :更新转换控制信号,DU与EOC相连,则每次 A/D
EOC:转换结束信号,宽为0.5时钟周期的正脉冲 DU :更新转换控制信号,DU与EOC相连,则每次 A/D 转换结束后,结果被锁存,且启动新的转换 c. DS4-1:为个、十、百、千的选通脉冲线,其宽度 为18个时钟周期的正脉冲 Q3-0:BCD码数据输出线 DS4有效时,Q3-0为个位值(0-9) DS3有效时,Q3-0为十位值(0-9) DS2有效时,Q3-0为百位值(0-9) DS1有效时, Q3为千位值(千位值=Q3) Q2为转换极性(Q2=1为正) Q1无意义 Q0=1(Q3=0为过量程,Q3=1为 欠量程)
12
d. DS1-4 时序图:
13
C.MC14433与MCS-51的连接:
14
D. 采样程序: ST: MOV R0, #60H MOV R6,A. MOV R7, #04H. DJNZ R7, LP0
D.采样程序: ST: MOV R0, #60H MOV R6,A MOV R7, #04H DJNZ R7, LP0 MOV R6, #10H MOV A, 60H MOV DPTR, #FD00H JB ACC.3, LP1 LP0: MOVX MOV 60H, #01H MOV R2, A RET ANL A, R LP1: MOV 60H, #00H JZ LP RET MOV A,R2 ANL A, #0FH MOV @R0, A INC R0 MOV A, R6 RL A
15
输出程序: (口地址为FDFFH) ST:MOV DPTR,#FDFFH MOV A,#A5H MOVX @DPTR,A
5.用74系列器件扩展并行I/O口 1).用74LS273扩展并行输出输出程序: 输出程序: (口地址为FDFFH) ST:MOV DPTR,#FDFFH MOV A,#A5H MOVX @DPTR,A
16
2).用74LS244扩展并行输入口 输入程序:口地址:BFFFH 程序:MOV DPTR,#BFFFH MOVX A,@DPTR
Similar presentations