第六章 半导体存储器 第一节 半导体存储器的分类 第二节 读写存储器RAM 第三节 只读存储器ROM 第四节 存储器空间的分配和使用 第六章 半导体存储器 第一节 半导体存储器的分类 第二节 读写存储器RAM 第三节 只读存储器ROM 第四节 存储器空间的分配和使用 第五节.

Presentation on theme: "第六章 半导体存储器 第一节 半导体存储器的分类 第二节 读写存储器RAM 第三节 只读存储器ROM 第四节 存储器空间的分配和使用 第六章 半导体存储器 第一节 半导体存储器的分类 第二节 读写存储器RAM 第三节 只读存储器ROM 第四节 存储器空间的分配和使用 第五节."— Presentation transcript:

1

2

3

4 第六章 半导体存储器 第一节 半导体存储器的分类 第二节 读写存储器RAM 第三节 只读存储器ROM 第四节 存储器空间的分配和使用
第六章 半导体存储器 第一节 半导体存储器的分类 第二节 读写存储器RAM 第三节 只读存储器ROM 第四节 存储器空间的分配和使用 第五节 存储器的新技术

5 存储器的层次结构 微机拥有不同类型的存储部件 由上至下容量越来越大，但速度越来越慢 CPU内核 快 寄存器堆 小 高速缓存 容量 速度
主存储器 联机外存储器 慢 脱机外存储器 大

6 第一节 半导体存储器的分类 图6-1 半导体存储器件的分类

7 一、RAM的分类 1、双极型（Bipolar） RAM
双极型RAM的集成度低，单片容量小，功耗大，成本高，因此，仅用于某些高性能微处理器系统中作为高速缓冲存储器，如CACHE

8 2、MOS型RAM MOS型RAM具有功耗低、集成度高、单片容量大的特点，但存取速度则较慢 。
MOS型RAM又可以分为静态RAM（Static RAM）和动态RAM（Dynamic RAM）两种

9 二、ROM的分类 ROM器件的功能是只许读出，不许写入，一旦有了信息，就不能轻易改变，也不会在掉电时丢失，所以它只能用在不需要经常对信息进行修改和写入的地方。

10 根据其中信息的存储方法，ROM可以分为4种：
可编程ROM（Programmable ROM） 可擦除、可编程ROM（Erasable PROM） 可电擦除的、可编程ROM（Electrically Erasable PROM）

11 第二节 读写存储器RAM 图6-2 静态RAM存储单元电路 Q7 Q8 一、静态RAM （一）六管静态存储电路

12 （二）静态RAM器件的组成 静态RAM器件可分成三个部分，分别是存储单元阵列、地址译码器和读/写控制与数据驱动/缓冲。一个典型的静态RAM的示意图如右图所示。

13 右图是一个1K×1位的静态RAM器件的组成框图。该器件总共可以寻址1024个单元，每个单元只存储一位数据。若存储容量较小，可以将该RAM芯片的单元阵列直接排成所需要位数的形式，每一条行选择线（X选择线）代表一个字节，每一条列选择线（Y选择线）代表字节的一个位，故通常把行选择线称为字线，而列选择线称为位线。

14 （三）静态RAM的例子 1、Intel 6116是CMOS静态RAM芯片，属双列直插式、24引脚封装。它的存储容量为2K×8位，其引脚及功能框图如下图所示。 方框图 引脚图

15 数据的读出或写入将由片选信号CS、写允许信号WE以及数据输出允许信号OE一起控制。
在写入时，地址线A0～A10送来的地址信号经译码后选中某个存储单元（共有8个存储位）。此时控制信号的状态为：CS=0，OE=1，WE=0，芯片即进行写入操作：左边的8个三态门打开，从D0～D7端输入的数据经三态门和输入数据控制电路，再写入到存储单元的8个存储位中。读出时，地址选中某个存储单元的方法和写入时一样。但是，控制信号的状态应为：CS=0，OE=0，WE=1，打开右边的8个三态门，被选中的单元其8位数据经I/O电路和三态门送到D0～D7输出。

16 2、Intel 2114是一个容量为1024×4位的静态RAM ，Intel 2114是一个容量为1024×4位的静态RAM其引脚和逻辑符号如下图所示。
引脚图 逻辑符号

17 （四）静态RAM与CPU的连接 进行静态RAM存储器模块与CPU的连接电路设计时，需要考虑下面几个问题： 1、CPU总线的负载能力
2、时序匹配问题 3、存储器的地址分配和片选问题 4、控制信号的连接

18 右图所示为2K字的读写存储器子系统。两片2128组成2K字数据存储器。在该系统中，存储芯片选用静态RAM2128（2K×8位）。该存储子系统接成最小组态，由两片2128构成2K字的数据存储器模块。8086可以通过程序从存储器中读取字节、字和双字数据。

19 注：8086有16根数据线可以同时传送16位数据（字操作,使用AD0～AD15），也可以只传送8位数据（字节操作，使用AD0～AD7或AD8～AD15）。
仅A0为低电平时，CPU使用AD0～AD7，这是偶地址字节操作；仅为低电平时，CPU使用AD8～AD15，这是奇地址字节操作。 若和A0同时为低电平时，CPU对AD0～AD15操作，即从偶地址读写一个字，是字操作；如果字地址为奇地址，则需要两次访问存储器。如下表所示

20 BHE A0 操作 0 0 0 1 1 0 从偶地址开始读/写一个字 从奇地址开始读/写一个字节 从偶地址开始读/写一个字节
总线使用情况 从偶地址开始读/写一个字 从奇地址开始读/写一个字节 从偶地址开始读/写一个字节 AD15---AD0 AD15---AD8 AD7---AD0 从奇地址开始读/写一个字 AD15---AD8 （低字节） AD7---AD0 （高字节）

21 ...译码电路… 将输入的一组二进制编码变换为一个特定的控制信号，即：
将输入的一组高位地址信号通过变换，产生一个有效的控制信号，用于选中某一个存储器芯片，从而确定该存储器芯片在内存中的地址范围。

22 全地址译码 用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。 存储器 芯片 全部地址 译 码 器
低位地址 全部地址 片选信号 译 码 器 高位地址

23 6264芯片的地址范围：F0000H~F1FFFH 111100000……00 ~ 111100011……11 & 6264 A19 A18
～ A0 6264 A12-A0 A19 A18 #OE #WE A17 高位地址线全部参加译码 A16 & #CS1 A15 D7 ～ D0 A14 ≥1 D7-D0 A13

24 部分地址译码 用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。
下例使用高5位地址作为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元。

25 同一物理存储器占用两组地址： F0000H~F1FFFH B0000H~B1FFFH & A18不参与译码 A19 到 6264 A17
CS1 A17 A16 & A15 A14 ≥1 A13

26 [ 应用举例 ] 选择使用74LS138译码器构成译码电路 74LS138逻辑图： （接到不同的存储体上） 译码允许信号 片选信号输出
Y0# G1 Y1# G2A Y2# G2B Y3# Y4# A Y5# B Y6# C Y7# 译码允许信号 片选信号输出 地址信号 （接到不同的存储体上）

27 74LS138的真值表：（注意：输出低电平有效） 可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即 Y=f(A,B,C)
G1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 其 他 值 X X X 1 1 1 1 1 1 1 1

28 一个静态RAM模块设计的例子。后一页图为模块的接口。模块的总容量为16K字节，选用的存储器件是8片Intel 6116芯片，单片容量为2K×8位。假定CPU选8086，而且工作在最大组态，因而，存储器件阵列必须分为高字节库部分和低字节库部分。高字节库的寻址由BHE控制，低字节库的寻址则由A0控制。 假设系统原来已经配备128K字节的RAM存储器，其物理地址从0000H开始，而所要设计的16K字节RAM模块作为对原有存储器的扩展，其物理地址与原有RAM存储器地址相连接 。因此，16K字节模块的地址空间范围是：20000H～23FFFH。可见，该模块内的任一个单元地址的高6位，即A19～A14，应为001000。

29 16K字节模块与CPU总线的接口

30

31 另一个例子 用Intel 2114芯片组成2K RAM系统的例子，系统总线为8088CPU总线，即20根地址线，8根数据线及其他控制线。 K×4位/片大小的芯片，故组成2K的RAM系统需要4片，两片为一组，每组大小为1K字节。规定扩展模块的物理地址要从4C000H开始，那么存储模块的物理地址范围则是4C000H～4C7ffH。 连接图如下图所示。

32 二、动态RAM 高密度 低功耗 内存储器的主要器件 1、单管动态 基本存储电路
高密度 低功耗 内存储器的主要器件 1、单管动态 基本存储电路 由T1管和寄生电容Cs组成。写入时，使字选线上为高电平，Q1管导通，待写入的信息由位线D（数据线）存入Cs。读出时，同样使字选线为高电平，T1管导通，则存储在Cs上的信息通过T1管送到位线D上，再通过放大，即可得到存储信息。

33 2、动态RAM的例子 Intel 2118芯片 Intel 2118芯片是采用HMOS工艺制作的16K×1位的DRAM芯片，使用单管动态基本存储电路，单一+5V电源供电，最大的工作/维护功耗为150/11mW，所有的输入、输出引脚都与TTL电平相容。Intel 2118的结构框图如下图所示。

34

35 2118内部结构把16K×1位的存储体安排成128×128矩阵，采用双译码方式，行译码需要7根地址线，列译码也需要7根地址线，表面上16K的存储器实现寻址则需要14根地址线，但是2118对外仅有7条地址线可以使用，其巧妙在于2118内部使用选通线RAS和CAS来解决地址引脚复用问题。

36 Intel 2164 RAS行地址选通 CAS 列地址选通 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9
Nc Din WE RAS A2 A1 A0 GND Vcc CAS Dout A6 A3 A4 A5 A7 2164引脚图 RAS行地址选通 CAS 列地址选通

37 Intel 2164芯片 是64K×1位DRAM芯片，读/写周期为300ns,存取时间为150ns,仍采用16条引脚的双列直插式封装， 芯片内部的65536 个存储单元被分为四组。由于内部这种分组排列，且再生时四组的同一行同时刷新，于是在2ms的刷新周期里需要再生的行数仍为128，再生地址仍为7位（A6～A0）。再生期间，A7的状态对再生不产生任何影响。16位地址是分时锁存的。

38 芯片内部结构如下图所示：

39 第三节 只读存储器ROM 一、掩膜式ROM 掩模式ROM中信息是厂家根据用户给定的程序或数据对芯片图形掩模进行两次光刻而确定的。这类ROM可由二极管。双极性晶体管和MOS型晶体管构成，每个存储单元只用一个耦合元件，集成度高，MOS型ROM功耗小，但是速度较慢，微型计算机系统中用的ROM主要是这种类型。双极性ROM速度比MOS型快，但功耗大，只用在速度要求较高的系统中。

40 下图是一个简化了的4×4位MOS型ROM，它有A1和A0两条地址选择线，译码后有四种状态，可选中4个单元，每个单元又有4个输出。

41 译 码 器 A0 A1 D D2 D1 D0

42 二、可编程ROM 为了克服上述掩模式MOS ROM芯片不能修改内容的缺点，设计了一种可编程的只读存储器PROM（Programmable ROM），用户在使用前可以根据自己的需要编制ROM中的程序。

43 熔丝式PROM的存储电路如右图所示，这种PROM采用可熔金属丝串联在三极管的发射极上，熔丝可以使用镍铬丝或多晶硅制成。

44 三、可编程、可擦除ROM 实现EPROM的技术式浮栅雪崩注入式技术，信息存储由电荷分布决定，MOS管的栅极被SiO2包围，称为浮置栅，控制栅连到字线。平时浮置栅上没有电荷，若控制栅上加正向电压使管子导通，则ROM存储信息为1。

45 EPROM的存储单元电路原理图如右图所示。

46 Intel 2716是16K（2K×8位）的EPROM，它在5V的单电源下正常工作，其存储时间为450ns

47 右图为2716结构框图，图中有11条地址线，其中7条用于X译码，产生128条行选择线，4条用于Y译码，产生16条列选择线。因为2716有8位数据输出，故有8个Y译码器，地址选择线并联在一起，产生8位输出数据，组成128×128的存储矩阵。

48 2716的工作方式 引脚 PD/PGM CS Vpp Vcc 输出状态 读 低 +5V 输出 未选中 无关 高 高阻 功率下降 编程
由低到高脉冲 +25V 输入 程序检验 程序阻止

49 （二）2764 Intel 2764就是一片高集成度的EPROM芯片，它的容量为8K×8位，最大的读出时间范围是200～450ns，引脚数与2716相同，都是24引脚。2764与2716不同的地方除了容量以外，还有其8种的工作方式。

50 2764的工作方式 引脚 方式 PGM CS OE A9 VPP VCC 输出状态 读 高 低 无关 +5V 输出 输出禁止 高阻 功率下降
程序阻止 +25V 编程 输入 Intel编程 程序检验 Intel标识符 编码

51 （三）Intel 27128芯片 27128的单片容量为16K ×8位，存取时间为250ns，使用单一的+5V电源，CE为高电平则芯片未被选中，这时其功耗为有效状态（CE为低电平）时的1/3。

52 27128的工作方式 引脚 模式 CE OE PGM VPP VCC 输出 读 低 高 +5V DOUT 后备（功率下降） 无关 高阻 编程
低（50ms） +21V DIN 程序检验 程序阻止

53 下图是一个由两片27128组成32K字节ROM模块的例子。假设是8088CPU系统，模块的地址空间28000H~2FFFFH，则该模块的选择信号MS应由A19~A15译码产生。

54 在使用EPROM芯片时的三点注意 1、在VPP加有+25V或+21V电压时，不能插入或拨出EPROM芯片；
2、加电时，必须先加Vcc=+5V，再加Vpp=+25V或+21V，关断时则应先断VPP，再断Vcc； 3、当CS为低电平时，VPP不能在低电平和+25V或+21V之间转换。

55 四、可电擦除的、可编程ROM EPROM尽管可以擦除后重新进行编程，但擦除时需要用紫外线光源，使用起来仍然不太方便。可电擦除的可编程ROM，简称EEPROM，它的外形管脚与EPROM相似，仅是擦除过程不需要用紫外线光源。

56 2815的工作方式 信号端 VPP CS OE D0～D7 读方式 +5V 低电平 输出 写方式 +21V 高电平 TTL高电平 输入
字节擦除方式 整体擦除方式 +9V~+15V

57 第四节 存储器空间的分配和使用 所有的x86 CPU在实模式下都提供20位地址，可寻址空间为1MB。这1MB内存空间是如何分配的呢？本节以IBM PC/XT为例，介绍这1MB内存空间的分配。IBM PC/XT是以8088 为CPU，但该分配方案适用于所有x86 CPU在实模式下的内存分配。 IBM PC/XT中1MB内存空间的分配如图所示。

58 256KB RAM （系统板） 384KB RAM （扩展板） 128KB RAM 保留（包括显存） 198KB ROM 扩展板 16KB（可在系统板上扩展） 32KB BASIC解释程序 8KB BIOS RAM 640KB 保留 128KB ROM 256KB 00000H 40000H A0000H C0000H F0000H F6000H FE000H 3FFFFH 9FFFFH BFFFFH EFFFFH FFFFFH F5FFFH FDFFFH IBM PC/XT的内存分配

59 第五节 存储器的新技术 一、DRAM技术 内存条主要由DRAM组成，所以内存条的发展主要体现在DRAM的技术发展上。DRAM技术的发展经历了FPM DRAM、EDO DRAM、SDRAM、RDRAM、DDR SDRAM以及最新推出的DDRII SDRAM。

60 FPM DRAM EDO DRAM SDRAM RDRAM DDR SDRAM DDR II

61 二、闪速存储器（Flash） 闪速存储器是当前存储技术中发展最快的一种，它几乎拥有上述提到的所有优点：存储密度高、成本低、非易失性、快速（读取，而非写入）以及电可擦性等。这些优点使其广泛地运用于各个领域，包括嵌入式系统，如PC及外设、电信交换机、蜂窝电话、网络互联设备、仪器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储类产品，如数字相机、数字录音机和个人数字助理（PDA）。

62 从应用的角度来看，Flash和EEPROM技术十分相似，主要区别是Flash存储器使用块存储技术，即Flash一次擦写一个扇区，而不是一个字节一个字节地擦写。Flash相对于传统的存储器主要的优势为：
（1）不挥发性，相对于SRAM，Flash不需后备电源来保持信息； （2）易更新性，Flash具有直接电可擦写功能； （3）高可靠性，Flash一般都可以重复擦写1~10万次，有的甚至达到100万次，数据通常可以保存超过十年。

63