第三章 逻辑门电路 实现基本逻辑运算和常用复合逻辑运算的电子电路 与 非 门 或 非 门 异或门 与或非门 与 非 与 与 门 或 门

Presentation on theme: "第三章 逻辑门电路 实现基本逻辑运算和常用复合逻辑运算的电子电路 与 非 门 或 非 门 异或门 与或非门 与 非 与 与 门 或 门"— Presentation transcript:

1 第三章 逻辑门电路 实现基本逻辑运算和常用复合逻辑运算的电子电路 与 非 门 或 非 门 异或门 与或非门 与 非 与 与 门 或 门
与 门 或 门 非 门 或 非 或 与或非 非 异或

2 1. 分立元件门电路 2. 集成门电路 分立元件门电路和集成门电路 用分立的元器件和导线连接起来构成的门电路。
1. 分立元件门电路 用分立的元器件和导线连接起来构成的门电路。 2. 集成门电路 把构成门电路的元器件和连线，都制作在一块半 导体芯片上，再封装起来。 常用：CMOS 和 TTL 集成门电路

3 数字集成电路的集成度 一块芯片中含有等效逻辑门或元器件的个数 小规模集成电路 SSI < 10 门/片
(Small Scale Integration) 或 < 100 元器件/片 中规模集成电路 MSI 10 ~ 99 门/片 (Medium Scale Integration) 或 100 ~ 999 元器件/片 大规模集成电路 LSI 100 ~ 门/片 (Large Scale Integration) 或 ~ 元器件/片 超大规模集成电路 VLSI > 门/片 (Very Large Scale Integration) 或 > 元器件/片

4 第三章 逻辑门电路 3 .1 半导体二极管和三极管的开关特性 3. 2 基本逻辑门电路 3. 3 TTL逻辑门 MOS集成门电路

5 3.1 半导体二极管和三极管的开关特性 3.1.1 理想开关的开关特性 半导体二极管的开关特性 3.1.3 晶体三极管的开关特性

6 3.1 半导体二极管和三极管的开关特性 3.1.1 理想开关的开关特性 一、 静态特性 ① 断开 ② 闭合
S A K 一、 静态特性 ① 断开 ② 闭合 S 可由二极管、三极管或 MOS 管实现

7 二、动态特性 ① 开通时间： 闭合） （断开 ② 关断时间： 断开） （闭合 普通开关：静态特性好，动态特性差
S A K ① 开通时间： 闭合） （断开 ② 关断时间： 断开） （闭合 普通开关：静态特性好，动态特性差 半导体开关：静态特性较差，动态特性好

8 3. 1. 2 半导体二极管的开关特性 一、静态特性 - A K 阳极 阴极 - + 1. 外加正向电压(正偏)
半导体二极管的开关特性 一、静态特性 正向 导通区 反向 截止区 击穿区 0.5 0.7 /mA /V P区 N区 + - A K 阳极 阴极 PN结 - A K + 1. 外加正向电压(正偏) 硅二极管伏安特性 二极管导通(相当于开关闭合) 2. 外加反向电压(反偏) 二极管截止(相当于开关断开)

9 uO = 0 V uO = 2.3 V 二极管的开关作用： D [例] 电路如图所示， + 试判别二极管的工作 - 状态及输出电压。 [解]
　　试判别二极管的工作 状态及输出电压。 [解] 二极管截止 uO = 0 V 二极管导通 uO = 2.3 V

10 二、动态特性 t ton — 开通时间 toff — 关断时间 ≤

11 3. 1. 3 晶体三极管的开关特性 一、静态特性 (电流控制型) 1. 结构、符号和输入、输出特性 (Transistor) (1) 结构
1. 结构、符号和输入、输出特性 (Transistor) (1) 结构 (2) 符号 集电极 collector c N P iB iC 集电结 b 基极 base 发射结 e NPN 发射极 emitter

12 (3) 输入特性 (4) 输出特性 uBE /V iB / µA iC / mA uCE /V 50 µA 40µA 30 µA 20 µA
uBE /V iB / µA (3) 输入特性 iC / mA uCE /V 50 µA 40µA 30 µA 20 µA 10 µA iB = 0 4 3 2 1 饱 和 区 (4) 输出特性 放大区 截止区

13 (a)放大 i C=  iB 发射结正偏,集电结反偏 (b)截止 iB ≈ 0, iC ≈ 0 发射结反偏,集电结反偏

14 (c)饱和 发射结正偏,集电结正偏 判断三极管饱和导通的条件 先求集电极临界饱和电流 或 当 三极管饱和

15 (d) 三极管的开关特性 uO  0 uO uO +UCC RC +UCC ui RB RC uO T 3V 3V 0V 相当于 开关闭合
E C +UCC ui RB RC uO T 3V uO  0 3V 0V 相当于 开关闭合 uO +UCC RC E C 截止 饱和 0V uO  UCC 相当于 开关断开

16 2. 开关应用举例 发射结反偏 T 截止 uo T  uI 发射结正偏 T 导通 +VCC (12V) Rc 2 k iC Rb +
2. 开关应用举例 +  Rc Rb +VCC (12V) uo iB iC T uI 3V -2V 2 k 2.3 k 发射结反偏 T 截止 发射结正偏 T 导通 放大还是饱和？

17 饱和导通条件： +  Rc Rb +VCC +12V uo iB iC T uI 3V -2V 2 k 2.3 k 因为 所以 ≤

18 二、动态特性 3 -2 t 0.9ICS 0.1ICS t 3 0.3 t

19 3.2 基本逻辑门电路 3. 2. 1 二极管与门电路 3. 2. 2 二极管或门电路 3. 2. 3 晶体三极管非门电路
二极管与门电路 二极管或门电路 晶体三极管非门电路 复合门电路

20 3. 2. 1 二极管与门电路 电压关系表 uY uA uB 真值表 uA/V uB/V D1 D2 uY/V A B Y 0 0 导通
二极管与门电路 电压关系表 uY uA uB R0 D2 D1 +VCC +10V 真值表 UD = 0.7 V uA/V uB/V D D2 uY/V A B Y 3 V 0 V 3 V 3 V 0 V 0 V 导通 导通 0.7 3V 1 导通 截止 0.7 截止 导通 0.7 0V 导通 导通 3.7 Y = AB A B Y & 符号: 与门（AND gate)

21 高、低电平与正、负逻辑 0V 5V 2.4V 0.8V 0V 5V 2.4V 0.8V 1 1 正逻辑 负逻辑

22 正逻辑和负逻辑的对应关系： 正与门真值表 负或门真值表 A B Y A B Y 0 0 0 1 1 0 1 1 1 1 1 1 0 0 1
1 1 A B Y = AB & A B ≥1 同理： 正或门 负与门

23 3.2.2 二极管或门电路 电压关系表 真值表 uY uA uB uA/V uB/V D1 D2 uY/V A B Y 0 0 导通 导通
RO D2 D1 -VSS -10V 3V uA/V uB/V D D2 uY/V A B Y 导通 导通 - 0.7 1 0V 截止 导通 2.3 导通 截止 2.3 UD = 0.7 V 导通 导通 2.3 Y = A + B A B Y ≥1 符号: 或门（AND gate)

24 3. 2. 3 晶体三极管非门电路 一、半导体三极管非门 T 截止 T导通 因为 所以 T 饱和 饱和导通条件: +VCC +5V Rc
晶体三极管非门电路 +VCC +5V 1 k Rc Rb T + - uI uO 4.3 k β = 30 iB iC 一、半导体三极管非门 T 截止 T导通 因为 所以 T 饱和 饱和导通条件:

25 三极管非门: 电压关系表 真值表 uI/V uO/V A Y Y 5 1 A 5 0.3 1 函数式 符号 A Y 1 +VCC +5V
1 k Rc Rb T + - uI uO 4.3 k β = 30 iB iC 电压关系表 真值表 uI/V uO/V A Y Y 5 1 A 5 0.3 1 函数式 符号 A Y 1

26 三极管非门: 输入为低电平0.3V: T截止，输出为高电平。 D导通，uO =3+0.7=3.7 (V) 输入为高电平3.7V
Rc Rb T VCC(+5V) ui uo D 3DK3B +3V 1.5k 1k 输入为低电平0.3V: T截止，输出为高电平。 D导通，uO =3+0.7=3.7 (V) 输入为高电平3.7V T饱和导通，输出为低电平， uo≈0.3V。

27 二、半导体三极管非门的负载能力 负载分类: 拉电流负载和灌电流负载 ①灌电流负载 IC = I灌+ IRC＜ICM ②拉电流负载 ui
Rb T饱和 VCC(+5V) ui uo 负载门 IRC IC I灌 负载分类: 拉电流负载和灌电流负载 ①灌电流负载 IC = I灌+ IRC＜ICM Rc Rb T截止 ui uo 负载门 IRC IC=0 I拉 VCC(+5V) ②拉电流负载

28 3. 3 TTL逻辑门 3.3.1 TTL 与非门工作原理 1. A、B 只要有一个为 0 T1 — 多发射极三极管 等效电路：
+VCC +5V R1 4k A D2 T1 T2 T3 T4 D R2 1.6k R3 1k R4 130 Y 输入级 中间级 输出级 D1 B 3.3.1 TTL 与非门工作原理 T1 — 多发射极三极管 1. A、B 只要有一个为 0 1V 等效电路： 5V e1 e2 b c RL 0.7V 0.3V 3.6V T2 、 T4截止 T3 、 D 导通

29 2. A、B 均为 1 理论： 实际： T2 、 T4 导通 T3 、 D 截止 uO = UCES4 ≤ 0.3V +VCC +5V R1
4k 1.6k 130 理论： RL +VCC T3 4.3V 2.1V A T2 D T1 Y B 0.7V 实际： 3.6V T4 0.3V D1 D2 R3 1k T2 、 T4 导通 输入级 中间级 输出级 T3 、 D 截止 TTL 与非门 uO = UCES4 ≤ 0.3V

30 整理结果： A B Y 1 1 1 1 A B & +VCC +5V R1 R2 R4 4k 1.6k 130 T3 A T2 D
1 1 1 A T2 D T1 1 Y B T4 D1 D2 R3 A B & 1k 输入级 中间级 输出级 TTL 与非门

31 3.3.2 TTL与非门的主要参数 一.传输特性： 1 uI uO uO /V uI /V AB 段： uI < 0.5 V ，
截止区 1 +VCC +5V uI + - uO uO /V uI /V 1 2 3 4 A B 线性区 3.6V C 转折区 饱和区 0.3V D E 阈值电压 AB 段： uI < 0.5 V ， uB1< 1.3 V ， CD 段： DE 段： BC 段： uI > 1.4 V 反相器的 阈值电压(或 门槛电压) uO = UOL ≤ 0.3 V

32 输出高电平电压UOH 输出低电平电压UOL
二.TTL“与非”门的参数 输出高电平电压UOH和输出低电平电压UOL 输出高电平电压UOH UO/V 1 2 3 4 Ui /V 典型值3.6V， 2.4V为合格 A B C 输出低电平电压UOL D E 典型值0.3V， 0.4V为合格 电压传输特性

33 低电平噪声容限电压UNL—允许叠加在输入低电平电压上的最大噪声（或干扰）电压。
定量说明门电路抗干扰能力 低电平噪声容限电压UNL—允许叠加在输入低电平电压上的最大噪声（或干扰）电压。 UNL=UOFF –UIL 1 2 3 4 Ui /V UO/V 0.9UOH A B 输入 低电平 电压UIL D UOFF是保证输出为额定高电平的90%时所对应的最大输入低电平电压。 E UOFF 允许叠加干扰

34 UNH=UIH–UON 定量说明门电路抗干扰能力 高电平噪声容限电压UNH—允许叠加在输入高 电平电压上的最大噪声（或干扰）电压。 1 2
1 2 3 4 Ui /V UO/V 输入 高电平 电压UIH A B 允许叠加干扰 D E UON是保证输出为额定低电平时所对应的最小输入高电平电压。 UON

35 扇出系数NO 指一个“与非”门能带同类门的最大数目，它表示带负载的能力。对于TTL“与非”门 NO  8。 输入高电平电流 IIH和输入低电平电流 IIL 当某一输入端接高电平，其余输入端接低电 平时，流入该输入端的电流，称为高电平输入电流 IIH（A）。 当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流 IIL（mA）。

36 1 uI uO 传输延迟时间 uI uO t tPHL — 输出电压由高到 低时的传输延迟 时间。 Uim 50%Uim t
tPHL — 输出电压由高到 低时的传输延迟 时间。 Uim 50%Uim t uO tPLH — 输出电压由低到 高时的传输延迟 时间。 Uom 50%Uom tpd — 平均传输延迟时间 tPHL tPLH 典型值： tPHL= 8 ns , tPLH= 12 ns 最大值： tPHL= 15 ns , tPLH= 22 ns

37 一、集电极开路门—OC 门(Open Collector Gate) 1. 电路组成及符号 2. OC 门的主要特点
其他类型的TTL集成门电路 一、集电极开路门—OC 门(Open Collector Gate) 1. 电路组成及符号 可以线与连接 V CC 根据电路 需要进行选择 2. OC 门的主要特点 +VCC +5V R1 A D2 T1 T2 T4 R2 R3 Y D1 B +V CC RC 外 接 +V CC RC Y A B & OC 门必须外接负载电阻 和电源才能正常工作。

38 线与连接举例： 线与 +V CC +V CC +VCC G1 RC RC A & Y1 Y1 A Y T2 Y B T1 T4 B G2
D & G2 +VCC C T1 T2 T4 Y2 D

39 二、 三态门 –TSL门(Three - State Logic)
+VCC +5V R1 A T1 T2 T3 T4 D R2 R3 R4 Y B 1 D3 1. 电路组成 (1) 使能端低电平有效 Y A & B EN (2) 使能端高电平有效 使能端 Y A & B EN 1 EN

40 2. 三态门的工作原理 以使能端低电平有效为例： P = 1（高电平） Q D3 截止， 电路处于正常工作状态： P （Y = 0 或 1）
2. 三态门的工作原理 +VCC +5V R1 A T1 T2 T3 T4 D R2 R3 R4 Y B 1 D3 以使能端低电平有效为例： P = 1（高电平） Q D3 截止， 电路处于正常工作状态： P （Y = 0 或 1） 使能端

41 P = 0 (低电平) T2 、T4截止 Q D3 导通 uQ ≤ 1 V T3、D 截止 输出端与上、下均断开 P — 高阻态
+VCC +5V R1 A T1 T2 T3 T4 D R2 R3 R4 Y B 1 D3 P = 0 (低电平) T2 、T4截止 Q D3 导通 uQ ≤ 1 V T3、D 截止 可能输出状态： 0、1 或高阻态 输出端与上、下均断开 P — 高阻态 使能端 记做 Y = Z

42 3.总结 (1) 使能端低电平有效 Y A & B EN — 高阻态 (2) 使能端高电平有效 Y A & B EN — 高阻态

43 4. 应用举例： Y A1 1 EN A2 G1 G2 (1) 用做多路开关 1 1 使能 禁止 禁止 使能 使能端

44 (2) 用于信号双向传输 A1 1 EN A2 G1 G2 使能 禁止 禁止 使能 1 1

45 … … … … (3) 构成数据总线 数据总线 A1 A2 An 1 1 1 1 G1 G2 Gn 注意： 任何时刻，只允许一个三态门使能，
EN 1 … G1 G2 Gn A1 A2 An 1 … 1 … 1 … 注意： 任何时刻，只允许一个三态门使能， 其余为高阻态。

46 3.3.4门电路使用常识

47

48 TTL系列产品及其特点

49

50

51

52 VCC 4B 4A 4Y 3B 3A 3Y VCC 4B 4A 4Y 3B 3A 3Y 14 13 12 11 10 9 8 14 13 12 11 10 9 8 & & & & & & 74LS00 74LS08 & & & & 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1A 1B 1Y 2A 2B 2Y GND 1A 1B 1Y 2A 2B 2Y GND VCC 2D 2C NC 2B 2A 2Y VDD 4B 4A 4Y 3Y 3B 3A 14 13 12 11 10 9 8 14 13 12 11 10 9 8 & & & & & 74LS20 CD4011 & & & 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1A 1B NC 1C 1D 1Y GND 1A 1B 1Y 2Y 2A 2B VSS

53 对多余输入端的处理 (c) 多余的输入端可以与使用的输入端并联使用
（a）悬空,虽然悬空相当于“1”,不影响“与门”、“与非门”的逻辑关系，但易受外界的干扰，导致电路的逻辑功能不正常，因此，多余输入端要根据实际需要作适当处理。 （b） “与门”、“与非门”的多余端可直接接到电源上；也可以将不同的输入端共用一个电阻接到电源上。对“或门”、“或非门”的多余端可以直接接地。 (c) 多余的输入端可以与使用的输入端并联使用

54 3. 4 MOS集成门电路 3.4.1 NMOS门电路 1. 场效应管结构和特性： (1) N 沟道 iD /mA uDS /V
1. 场效应管结构和特性： (1) N 沟道 iD /mA 4 3 2 1 6 8 10 uDS /V iD /mA 4 2 6 3 1 uGS /V uDS = 6V 可 变 电 阻 区 uGS = 6V 漏极 D iD 开启电压 UTN = 2 V + - uDS 恒流区 5V 栅极 G B 4V 衬 底 UTN + - uGS 3V 源极 S 截止区 漏极特性 转移特性

55 (2) P 沟道 P 沟道增强型 MOS 管 与 N 沟道有对偶关系。 漏极 D 参考方向 iD + 栅极 uDS G B 衬 - + 底
uGS 开启电压 UTP = - 2 V 源极 S iD /mA -2 -4 -1 -3 -10 -8 -6 - 3V - 4V - 5V uGS = - 6V uGS /V uDS /V 可 变 电 阻 区 恒流区 漏极特性 转移特性 截止区 UTP uDS = - 6V

56 2. MOS 管的开关特性 (1) N 沟道增强型 MOS 管 uO uO uO uI uI uI 开启电压 UTN = 2 V +VDD
RD 20 k B G D S uI uO +VDD +10V RD 20 k G D S uI uO iD +VDD +10V RD 20 k G D S uI uO RON 开启电压 UTN = 2 V

57 (2) P 沟道增强型 MOS 管 uI uO uI uO uI uO 开启电压 UTP = - 2 V -VDD RD G D S
20 k B G D S uI uO -VDD -10V RD 20 k G D S uI uO -VDD -10V RD 20 k G D S uI uO iD 开启电压 UTP = - 2 V

58 3. NMOS 逻辑门 uI uO 1) MOS管截止 2) A Y 1 MOS 管导通（在可变电阻区） 1 故 +VDD RD D + G
20 k B G D S uI uO 1) MOS管截止 + - uDS + - uGS 2) 真值表 A Y 1 MOS 管导通（在可变电阻区） 1 故

59 3. 实际NMOS 逻辑非门 1) 2)

60 4. 与非门 A B T T2 F 0 0 截 截 1 0 1 截 通 1 1 0 通 截 1 1 1 通 通 A B & F =

61 5. 或非门 A B T T2 F 0 0 截 截 1 0 1 截 通 1 0 通 截 1 1 通 通 A B ≥1

62 3.4.2 CMOS 反相器 一、 CMOS 非门 1.电路组成及工作原理 uY uY uA uY TN TP UTN = 2 V
RONN uY +VDD 0V S TN TP +10V RONP uY +VDD 10V S TN TP +VDD +10V B1 G1 D1 S1 uA uY TN TP B2 D2 S2 G2 VSS UTN = 2 V UTP = - 2 V + - uGSP 0V +10V uA uGSN uGSP TN TP uY 0 V < UTN < UTP 截止 导通 10 V 10 V > UTN > UTP 导通 截止 0 V + - uGSN A Y 1

63 与 BC、AB 段对应，TN、TP 的状态与之相反。 UNL： 输入为低电平时的噪声容限。 uO = VDD 、 iD  0， 功耗极小。
2.静态特性 (1) 电压传输特性： +VDD B1 G1 D1 S1 + uI - uO TN TP B2 D2 S2 G2 VSS uO /V uI /V A B VDD C iD UNL UNH D E F UTH UTN UTP 转折电压 噪声容限： DE、EF 段： 指为规定值时，允许波动的最大范围。 AB 段： uI < UTN ， TN 截止、TP 导通， BC 段： CD 段： TN 导通，uO 略下降。 TN、TP 均导通。 与 BC、AB 段对应，TN、TP 的状态与之相反。 UNL： 输入为低电平时的噪声容限。 uO = VDD 、 iD  0， 功耗极小。 = 0.3VDD 输入为高电平时的噪声容限。 UNH：

64 TN、Tp 均导通，流过两管的漏极电流达到最大值 iD = iD（max) 。 AB、EF 段： TN、TP总有一个为
(2) 电流传输特性： +VDD B1 G1 D1 S1 + uI - uO TN TP B2 D2 S2 G2 VSS A B C D E F UTN VDD UTH UTP UNL UNH uO / V uI / V 电压传输特性 iD A B C D E F iD / mA uI / V CD 段： TN、Tp 均导通，流过两管的漏极电流达到最大值 iD = iD（max) 。 AB、EF 段： TN、TP总有一个为 截止状态，故 iD  0 。 阈值电压： 电流传输特性 UTH = 0.5 VDD （VDD = 3 ~ 18 V） UTH

65 3.4.3 其他类型的CMOS 门电路 一、CMOS 与非门 A B TN1 TP1 TN2 TP2 Y 0 0 截 通 截 通 1 0 1
uA +VDD +10V V SS T P1 N1 P2 N2 A B Y uB uY A B TN1 TP1 TN2 TP2 Y 0 0 截 通 截 通 1 0 1 截 通 通 截 1 1 1 1 1 0 通 截 截 通 1 1 1 通 截 通 截 A B & 与非门 Y =

66 二、CMOS 或非门 1 1 1 A B TN1 TP1 TN2 TP2 Y 0 0 截 通 截 通 1 0 1 截 通 通 截 1 0 通
uA +VDD +10V V SS T P1 N1 N2 P2 A B Y uB uY 1 1 1 A B TN1 TP1 TN2 TP2 Y 0 0 截 通 截 通 1 0 1 截 通 通 截 1 0 通 截 截 通 1 1 通 截 通 截 A B ≥1 或非门

67 三、CMOS 与门和或门 1. CMOS 与门 A B & A B Y & Y 1 Y A A B VSS +VDD T V +VDD TP
N1 P2 N2 A B Y +VDD B1 G1 D1 S1 A TN TP B2 D2 S2 G2 VSS

68 2. CMOS 或门 A A 1 Y Y B B ≥1 ≥1 A B A Y VSS +VDD T V +VDD TP S2 G2 B2
N1 N2 P2 A B Y +VDD B1 G1 D1 S1 A TN TP B2 D2 S2 G2 VSS

69 由CMOS 基本电路(与非门和反相器)组成。 B & 1 Y C & D 2). 工作原理：
1). 电路组成： A & 由CMOS 基本电路(与非门和反相器)组成。 B & 1 Y C & D 2). 工作原理： & ≥1 Y A B C D

70 TG 五、 CMOS传输门 1. 电路组成： 2. 工作原理： TN、TP均导通， TN、TP均截止， / u / u
(TG 门 — Transmission Gate) 1. 电路组成： (双向模拟开关) C I O / u TG TP C VSS +VDD I O / u TN 关断电阻大 ( ≥ 109 ) 导通电阻小(几百欧姆) 2. 工作原理： TN、TP均导通， TN、TP均截止，

71 六、CMOS 三态门 1. 电路组成 2. 工作原理 TP2、TN2 均截止 Y 与上、下都断开 1
1. 电路组成 2. 工作原理 +VDD V SS T P2 N1 P1 A Y N2 1 TP2、TN2 均截止 Y 与上、下都断开 1 1 Y = Z(高阻态 — 非 1 非 0) TP2、TN2 均导通 (1 或 0) 3. 逻辑符号 1 Y A 1 EN 使能端 EN 控制端低电平有效

72 (1) 漏极开路，工作时必须外接电源和电阻。 (2) 可以实现线与功能： (3) 可实现逻辑电平变换： 输出端用导线连接起来实现与运算。
七、CMOS 漏极开路门 (OD门 — Open Drain) 1. 电路组成 +VDD RD 外接 +VDD Y B G D S TN VSS RD 符号 P1 Y A B & A & 1 B P2 Y C D & Y 2. 主要特点 (1) 漏极开路，工作时必须外接电源和电阻。 (2) 可以实现线与功能： (3) 可实现逻辑电平变换： 输出端用导线连接起来实现与运算。 (4) 带负载能力强。

73 CMOS 电路使用注意事项 一、CC4000 和 C000 系列集成电路 1. CC4000 系列： 符合国家标准，电源电压为 3  18 V，功能和外部引线排列与对应序号的国外产品相同。 2. C000 系列： 早期集成电路，电源电压为 7  15 V，外部引线排列顺序与 CC4000 不同，用时需查阅有关手册。 二、高速 CMOS (HCMOS) 集成电路 54/74 HC(带缓冲输出) 标准门 = 100 ns 传输延迟时间 tpd HCMOS: 54/74 系列 54/74 HCU(不带缓冲输出) HCMOS = 9ns 54/74 HCT(与 LSTTL 兼容)

74 三、CMOS 集成电路的主要特点 (1) 功耗极低。 (2) 电源电压范围宽。 (3) 抗干扰能力强。 (4) 逻辑摆幅大。
LSI：几个 μW ， MSI：100 μW (2) 电源电压范围宽。 CC4000 系列：VDD = 3 ~ 18 V (3) 抗干扰能力强。 输入端噪声容限 = 0.3VDD ~ 0.45VDD (4) 逻辑摆幅大。 (5) 输入阻抗极高。 ≥ (6) 扇出能力强。 扇出系数：带同类门电路的个数，其大小 反映了门电路的带负载能力。 CC4000系列：≥ 50个 (7) 集成度很高，温度稳定性好。 (8) 抗辐射能力强。 (9) 成本低。

75 6. 输入端外接电阻的大小不会引起输入电平的变化。
四、CMOS 电路使用中应注意的几个问题 1. 注意输入端的静电防护。 2. 注意输入电路的过流保护。 3. 注意电源电压极性。 4. 输出端不能和电源、地短接。 5. 多余的输入端不应悬空。 与门 、 与非门 ：接电源 或 与其他输入端并联 多余输入端 的处理 或门 、 或非门 ：接地 或 与其他输入端并联 6. 输入端外接电阻的大小不会引起输入电平的变化。 因为输入阻抗极高 （≥ 108 ） 思考原因？ 故 输入电流  0 ，电阻上的压降  0。

76 第三章 小结 一、半导体二极管、三极管和 MOS 管 是数字电路中的基本开关元件，一般都工作在开关状态。 1. 二极管 2. 三极管
第三章 小结 一、半导体二极管、三极管和 MOS 管 是数字电路中的基本开关元件，一般都工作在开关状态。 1. 二极管 是不可控的，利用其开关特性可构成二极管与门和或门。 2. 三极管 是一种用电流控制且具有放大特性的开关元件， 利用三极管的饱和导通与截止特性可构成 非门 和其它 TTL 集成门电路。 3. MOS管 是一种具有放大特性的由电压控制的开关元件，利用 N 沟道 MOS 管和 P 沟道 MOS 管可构成CMOS 反相器和其它 CMOS 集成门电路。

77 二、分立元件门电路 主要介绍了由半导体二极管、三极管和 MOS 管构成的与门、或门和非门。 虽然，分立元件门电路不是本章的重点，但是通过对这些电路的分析，可以体会到与、或、非三种最基本的逻辑运算，是如何用半导体电子电路实现的，这将有助于后面集成门电路的学习。

78 主要介绍了 CMOS 和 TTL 集成门电路，重点应放在它们的输出与输入之间的逻辑特性和外部电气特性上。
三、集成门电路 主要介绍了 CMOS 和 TTL 集成门电路，重点应放在它们的输出与输入之间的逻辑特性和外部电气特性上。 1. 逻辑特性（逻辑功能）： 普通功能 — 与门、或门、非门、与非门、或非门、与或非 门和异或门。 特殊功能 — 三态门、OC门、OD门和传输门。 2. 电气特性： 静态特性 — 主要是输入特性、输出特性和传输特性。 动态特性 — 主要是传输延迟时间的概念。

79 四、集成门电路使用中应注意的几个问题 TTL CMOS 分类 工作电源 VCC = 5 V VDD = 3  18 V 输出电平
UOL= 0.3 V UOH = 3.6 V UOL  0 V UOH  VDD UTH = 1.4 V 阈值电压 UTH = 0.5 VDD 输入端串 接电阻Ri 当 Ri > Ron（2.5 k ） 在一定范围内，Ri的改 变不会影响输入电平 输入由 0 → 1 输入端 悬空 即 Ri =  不允许 输入为 “1” 多余输入 端的处理 1. 与门、与非门接电源；或门、或非门接地。 2. 与其它输入端并联。

80 [练习] 写出图中所示各个门电路输出端的逻辑表达式。
TTL CMOS & A & A = 1 = 1 = 1 20k 100 20k 100 ≥1 A ≥1 A = 0 20k 100 20k 100

81 [练习] 写出图中所示各个门电路输出端的逻辑表达式。
TTL CMOS =1 A =1 A 10k 100 10k 100 & A 悬空 & A 悬空 不允许