第３章 系统总线 3.1 总线的基本概念 3.2 总线的分类 3.3 总线特性及性能指标 3.4 总线结构 3.5 总线控制.

Presentation on theme: "第３章 系统总线 3.1 总线的基本概念 3.2 总线的分类 3.3 总线特性及性能指标 3.4 总线结构 3.5 总线控制."— Presentation transcript:

1 第３章 系统总线 3.1 总线的基本概念 3.2 总线的分类 3.3 总线特性及性能指标 3.4 总线结构 3.5 总线控制

2 3.1 总线的基本概念 一、为什么要用总线 二、什么是总线 三、总线上信息的传送 总线是连接各个部件的信息传输线，
3.1 总线的基本概念 一、为什么要用总线 二、什么是总线 总线是连接各个部件的信息传输线， 是 各个部件共享的传输介质 三、总线上信息的传送 串行 并行

3 3.1 四、总线结构的计算机举例 1. 面向 CPU 的双总线结构框图 I/O总线 M 总 线 I/O CPU 主存 I/O接口 设备1
中央处理器 CPU 主存 I/O接口 I/O 设备1 设备2 … 设备n M 总 线

4 3.1 2. 单总线结构框图 单总线（系统总线） CPU 主存 I/O接口 I/O 设备1 设备2 … 设备n

5 3.1 3. 以存储器为中心的双总线结构框图 系统总线 CPU I/O接口 I/O 设备1 … 设备n 主存 存储总线

6 3.2 总线的分类 1.片内总线 2.系统总线 芯片内部 的总线 计算机各部件之间 的信息传输线 数据总线 地址总线 控制总线
双向 与机器字长、存储字长有关 单向 与存储地址、 I/O地址有关 有出 有入 存储器读、存储器写 总线允许、中断确认 中断请求、总线请求

7 3.2 3.通信总线 传输方式 用于 计算机系统之间 或 计算机系统 与其他系统（如控制仪表、移动通信等） 之间的通信 串行通信总线
并行通信总线

8 3.3 总线特性及性能指标 一、总线物理实现 主存 插板 I/O 插板 CPU 插板 BUS 主板

9 3.3 二、总线特性 1. 机械特性 2. 电气特性 3. 功能特性 4. 时间特性 尺寸、形状、管脚数 及 排列顺序
尺寸、形状、管脚数　及　排列顺序 传输方向 和有效的 电平 范围 地址 数据 控制 每根传输线的 功能 信号的 时序 关系

10 3.3 三、总线的性能指标 1. 总线宽度 2. 数据带宽 3. 时钟同步/异步 4. 总线复用 5. 信号线数 6. 总线控制方式
7. 其他指标 数据线 的根数 每秒传输信息的字节数（MBps） 同步、不同步 地址线 与 数据线 复用 地址线、数据线和控制线的 总和 并发、自动、仲裁、逻辑、计数 负载能力

11 3.3 四、总线标准 标 准 界 面 模块 模块 总 线 标 准 系统 系统 ISA EISA VESA(LV-BUS) PCI AGP
RS-232 USB 模块 模块 总 线 标 准 系统 系统

12 3.3 四、总线标准 总线标准 数据线 总线时钟 带宽 ISA 16 8 MHz（独立） 15 MBps EISA 32 33 MBps
VESA (VL-BUS) 32 MHz（CPU） 133 MBps PCI 64 33 MHz（独立） 64 MHz（独立） 132 MBps 528 MBps AGP 66.7 MHz（独立） 133 MHz（独立） 266 MBps 533 MBps RS-232 串行通信 数据终端设备（计算机）和数据通信设备（调制解调器）之间的标准接口 USB 串行接口 普通无屏蔽双绞线 带屏蔽双绞线 最高 1.5 Mbps (USB1.0) 12 Mbps (USB1.0) 480 Mbps (USB2.0)

13 3.4 总线结构 一、单总线结构 单总线（系统总线） CPU 主存 I/O接口 I/O 设备1 设备2 … 设备n

14 3.4 二、多总线结构 1. 双总线结构 主存总线 I/O总线 I/O接口 设备n … 设备0 CPU 主存 通道 具有特殊功能的处理器，

15 3.4 2. 三总线结构 主存总线 DMA总线 I/O总线 CPU 主存 设备1 设备n 高速外设 I/O接口 …

16 3.4 3. 三总线结构的又一形式 局部总线 系统总线 扩展总线 局域网 CPU Cache 扩展总线接口 Modem 串行接口 SCSI
局部I/O控制器 主存

17 3.4 4. 四总线结构 主存 系统总线 局部总线 高速总线 扩展总线 多媒体 Modem 扩展总线接口 局域网 SCSI CPU 串行接口
FAX 系统总线 局部总线 高速总线 扩展总线 图形 Cache/桥

18 3.4 三、总线结构举例 1. 传统微型机总线结构 系统总线 ISA、EISA … 存储器 SCSI Ⅱ 控制器 主存控制器 标准总线控制器
1. 传统微型机总线结构 存储器 SCSI Ⅱ 控制器 主存控制器 ISA、EISA 8 MHz的16位数据通路 标准总线控制器 33 MHz的32位数据通路 系统总线 多媒体 高速局域网 高性能图形 CPU … Modem

19 3.4 2. VL-BUS局部总线结构 系统总线 … ISA、EISA 多媒体 高速局域网 高性能图形 图文传真 标准总线 控制器 CPU
33 MHz的32位数据通路 系统总线 ISA、EISA 多媒体 高速局域网 高性能图形 图文传真 8 MHz的16位数据通路 标准总线 控制器 CPU 主存控制器 存储器 局部总线 SCSIⅡ VL BUS … Modem

20 3.4 3. PCI 总线结构 系统总线 PCI 桥 PCI 总线 CPU 多媒体 高速局域网 高性能图形 图文传真 ISA、EISA
33 MHz的32位数据通路 8 MHz的16位数据通路 ISA、EISA 标准总线 控制器 SCSIⅡ 存储器 Modem

21 3.4 4. 多层 PCI 总线结构 PCI总线2 存储器 桥0 桥4 PCI设备 桥5 总线桥 桥3 桥1 设备 桥2 第一级桥 第二级桥
第三级桥 PCI总线4 PCI总线5 PCI总线3 PCI总线1 PCI总线0 存储器总线 标准总线 CPU

22 3.5 总线控制 一、总线判优控制 1. 基本概念 主设备(模块) 对总线有 控制权 从设备(模块) 响应 从主设备发来的总线命令
3.5 总线控制 一、总线判优控制 1. 基本概念 主设备(模块) 对总线有 控制权 从设备(模块) 响应 从主设备发来的总线命令 链式查询 集中式 计数器定时查询 总线判优控制 独立请求方式 分布式

23 3.5 2. 链式查询方式 总 线 控 制 部 件 … I/O接口0 BS BR I/O接口1 I/O接口n BG 数据线 地址线

24 3.5 3. 计数器定时查询方式 总 线 控 制 部 件 1 … BS －总线忙 BR－总线请求 I/O接口0 BS BR I/O接口1
数据线 地址线 I/O接口0 … BS BR I/O接口1 I/O接口n 设备地址 设备地址 计数器 1 I/O接口1

25 3.5 4. 独立请求方式 总 线 控 制 部 件 … I/O接口0 I/O接口1 I/O接口n 数据线 地址线 BG－总线同意
BR0 BG0 BR1 BG1 BRn BGn BG－总线同意 BR－总线请求 排队器 排队器

26 3.5 二、总线通信控制 1. 目的 2. 总线传输周期 解决通信双方 协调配合 问题 申请分配阶段 寻址阶段 传数阶段 结束阶段
主模块申请，总线仲裁决定 主模块向从模块 给出地址 和 命令 主模块和从模块 交换数据 主模块 撤消有关信息

27 3.5 3. 总线通信的四种方式 同步通信 异步通信 半同步通信 分离式通信 由 统一时标 控制数据传送 采用 应答方式 ，没有公共时钟标准
同步、异步结合 充分 挖掘 系统 总线每个瞬间 的 潜力

28 3.5 (1) 同步式数据输入 T1 总线传输周期 T2 T3 T4 时钟 地址 读 命令 数据

29 3.5 (2) 同步式数据输出 T1 总线传输周期 T2 T3 T4 时钟 地址 数据 写 命令

30 总线带宽（总线的数据传输率） 与总线的宽度和总线的时钟频率有关 例 假设总线的时钟频率为 100 MHz，总线的传输周期为 4 个时钟周期，总线的宽度为 32 位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？ 解：根据总线时钟频率为100 MHz， 得 1 个时钟周期为 1/100 MHz = 0.01μs 总线传输周期为 0.01μs×4 = 0.04μs 由于总线的宽度为 32 位 = 4 B（字节） 故总线的数据传输率为 4 B/（0.04μs）=100 MBps

31 总线带宽（总线的数据传输率） 与总线的宽度和总线的时钟频率有关 例 假设总线的时钟频率为 100 MHz，总线的传输周期为 4 个时钟周期，总线的宽度为 32 位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？ 若想提高一倍数据传输率 (1) 在不改变总线时钟频率的前提下 数据线宽度改为 64 位 (2) 保持数据宽度为 32 位 总线的时钟频率增加到 200 MHz。

32 3.5 (3) 异步通信 主设备 从设备 请 求 回 答 不互锁 半互锁 全互锁

33 3.5 (4) 半同步通信 （同步、异步 结合） 同步 发送方 用系统 时钟前沿 发信号 接收方 用系统 时钟后沿 判断、识别
同步 发送方 用系统 时钟前沿 发信号 接收方 用系统 时钟后沿 判断、识别 异步 允许不同速度的模块和谐工作 增加一条 “等待”响应信号 WAIT

34 … 3.5 以输入数据为例的半同步通信时序 T1 主模块发地址 T2 主模块发命令 Tw 当 为低电平时，等待一个 T
WAIT Tw 当 为低电平时，等待一个 T WAIT … T3 从模块提供数据 T4 从模块撤销数据，主模块撤销命令

35 3.5 (4) 半同步通信 （同步、异步 结合） 时钟 总线传输周期 T1 T2 TW T3 T4 地址 读 命令 WAIT 数据

36 3.5 上述三种通信的共同点 一个总线传输周期（以输入数据为例） 主模块发地址 、命令 占用总线 从模块准备数据 不占用总线 总线空闲
从模块向主模块发数据 占用总线

37 3.5 (5) 分离式通信 充分挖掘系统总线每个瞬间的潜力 一个总线传输周期 子周期1 主模块 申请 占用总线，使用完后
即 放弃总线 的使用权 子周期2 主模块 从模块 申请 占用总线，将各种信 息送至总线上

38 3.5 分离式通信特点 1. 各模块有权申请占用总线 2. 采用同步方式通信，不等对方回答 3. 各模块准备数据时，不占用总线
4. 总线被占用时，无空闲 充分提高了总线的有效占用