数字电子技术 Digital Electronics Technology

Presentation on theme: "数字电子技术 Digital Electronics Technology"— Presentation transcript:

1 数字电子技术 Digital Electronics Technology
第5章 触发器 海南大学《数字电子技术》课程组 教学网址： 讨论空间： 2019/4/17

2 5.1 概述 1. 触发器及其基本特性 　 触发器是能够存储一位二值信号的基本单元电路，在外触发下，两个稳态可相互转换。它是构成时序逻辑电路的基本单元电路。 　 触发器有三个基本特性： （1）有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态； （2）外触发下，两个稳态可相互转换（称翻转）； （3）有两个互补输出端。 2. 触发方式 　 电平触发、脉冲触发和边沿触发。 2019/4/17

3 5.1 概述 3. 触发器分类 按照电路结构形式的不同分为：基本SR触发器、主从 触发器、维持阻塞触发器、CMOS边沿触发器等；
5.1 概述 3. 触发器分类 按照电路结构形式的不同分为：基本SR触发器、主从 触发器、维持阻塞触发器、CMOS边沿触发器等； 按照触发器逻辑功能的不同分为：SR触发器、JK触发 器、T触发器、D触发器等； 按照存储数据的原理不同分为：静态触发器和动态触发 器。 2019/4/17

4 5.2 SR锁存器 1. 由或非门构成的基本RS锁存器 （2） 功能表 次态 （1） 逻辑图 Reset Qn Qn 0 1 1 0
0* * 0 0 0 1 1 0 1 1 Qn+1 Qn+1 S R Q R S 初态 亚稳态 Set （3） 逻辑符号 2019/4/17

5 5.2 SR锁存器 2. 锁存器和触发器的区别 　 锁存器虽然也能够存储一位二值信号，但其置1或复位（置0）是由输入S或R直接完成的，不需要触发信号的触发。 3. 时序图 S R Q 2019/4/17

6 5.2 SR锁存器 4. SR锁存器的特性方程 5.由与非门构成的SR锁存器 （1） 逻辑图 （2） 逻辑符号 2019/4/17

7 5.2 SR锁存器 （3） 功能表 1* 1* 1 0 0 1 Qn Qn 0 0 0 1 1 0 1 1 Qn+1 Qn+1 S R
1* * Qn Qn Qn+1 Qn+1 S R （4） 特性方程 2019/4/17

8 5.2 SR锁存器 6. SR锁存器的应用 干扰 脉冲 利用基本RS触发器的记忆功能消除机械开关振动引起的干扰脉冲。 机械开关
干扰　脉冲 机械开关 （a）电路 (b)　输出电压波形 2019/4/17

9 5.2 SR锁存器 B有0就置0 A有0就置1 2019/4/17

10 5.3 电平触发的触发器 1. 同步SR触发器的电路结构与工作原理 （1）逻辑图 （2）功能表 （3）逻辑符号
5.3 电平触发的触发器 1. 同步SR触发器的电路结构与工作原理 （1）逻辑图 （2）功能表 S为高电平有效触发 R为高电平有效触发 R、S不允许同时有效 （3）逻辑符号 触发方式：电平触发方式，只有CP=1时（高电平有效），触发器的状态才由输入信号R和S来决定。 2019/4/17

11 5.3 电平触发的触发器 （4）时序图 （5）同步触发器的空翻 同步触发器在一个CP脉冲作用后，出现两次或两次以上翻转的现象称为空翻。
5.3 电平触发的触发器 （4）时序图 （5）同步触发器的空翻 　　同步触发器在一个CP脉冲作用后，出现两次或两次以上翻转的现象称为空翻。 2019/4/17

12 5.3 电平触发的触发器 2. 电平触发D触发器（D锁存器） （1）逻辑图 （2）功能表 0 1 1 0 Q Q 1 0 1 1 0 x
5.3 电平触发的触发器 2. 电平触发D触发器（D锁存器） （1）逻辑图 （2）功能表 0 1 1 0 Q Q 1 0 1 1 0 x Qn+1 Qn+1 CP D （3）特性方程 （4）逻辑符号 2019/4/17

13 5.4 脉冲触发的触发器 1. 主从SR触发器 （1）逻辑图 2019/4/17

14 5.4 脉冲触发的触发器 （2）功能表 主触发器的状态在CP=1期间均可以发生变化，从触发器的状态只在CP从10时发生变化，解决了电平触发方式的空翻问题。 Qn+1 R S 功能 Qn 0 1 置1 1 1 0 置0 1 1 × 不定 0 0 保持 （3）逻辑符号 2019/4/17

15 5.4 脉冲触发的触发器 2. 主从JK触发器 （1）逻辑图 2019/4/17

16 5.4 脉冲触发的触发器 （2）功能表 主触发器在CP=1期间均可以接收输入信号，从触发器的状态只在CP从10时发生变化。 （3）逻辑符号
5.4 脉冲触发的触发器 （2）功能表 主触发器在CP=1期间均可以接收输入信号，从触发器的状态只在CP从10时发生变化。 Qn+1 J K 功能 Qn 0 1 置0 1 1 0 置1 1 1 0 0 保持 Qn=Qn （3）逻辑符号 解决了R=S=1时次态不确定的情况 2019/4/17

17 5.5 边沿触发的触发器 1. 边沿触发D触发器 （1）逻辑图与时序图 D Q C Q D Q C Q D CLK QM Q FF1 FF2
5.5 边沿触发的触发器 1. 边沿触发D触发器 （1）逻辑图与时序图 D Q C Q D Q C Q D CLK QM Q FF1 FF2 D Q CLK QM 2019/4/17

18 5.5 边沿触发的触发器 （2）逻辑符号 上升沿触发 D Q CLK Q （3）功能表和特性方程 0 1 1 0 Qn Qn 1 x 0
5.5 边沿触发的触发器 （2）逻辑符号 上升沿触发 D Q CLK Q （3）功能表和特性方程 Qn Qn 1 x 0 x 1 Qn+1 Qn+1 D CLK 2019/4/17

19 5.5 边沿触发的触发器 （4）下降沿触发D触发器 D Q C Q D Q C Q D CLK QM Q FF1 FF2 下降沿触发 D Q
5.5 边沿触发的触发器 （4）下降沿触发D触发器 D Q C Q D Q C Q D CLK QM Q FF1 FF2 下降沿触发 D Q CLK Q （5）带异步置位、复位端的边沿触发D触发器 D Q CLK Q PR CLR 异步置位端 异步复位端 2019/4/17

20 5.5 边沿触发的触发器 2. 边沿触发JK触发器 （1）逻辑图 D Q C Q J CLK Q K J Q CLK K Q （2）特性方程
5.5 边沿触发的触发器 2. 边沿触发JK触发器 （1）逻辑图 D Q C Q J CLK Q K J Q CLK K Q （2）特性方程 （3）逻辑符号 2019/4/17

21 5.5 边沿触发的触发器 3. T触发器 （1）逻辑图 J Q CLK K Q T 1 D Q C Q T Q （2）特性方程
5.5 边沿触发的触发器 3. T触发器 （1）逻辑图 J Q CLK K Q T 1 D Q C Q T Q （2）特性方程 2019/4/17

22 作业 P 5.1； 5.4； 5.5; ,10; ； 5.20； 5.22；5.25； 2019/4/17