Download presentation
Presentation is loading. Please wait.
1
邏輯設計實驗作業 基本邏輯閘實驗 學號:B 楊穎穆
2
ＮＯＴ ＧＡＴＥ: Truth Table 輸入 輸出 ａ f 1
3
７４ＨＣ０４： ＮＯＴ ＧＡＴＥ A Y ※ 當邏輯閘輸入為“0”時 ， ＬＥＤ亮。 ※ＶＩＬ＝ ０ Ｖ ※Ｖｏ ＝ ４.９１ Ｖ
4
７４ＨＣ０４： ＮＯＴ ＧＡＴＥ ※當邏輯閘輸入為 “１”時 ，ＬＥＤ不亮。 ※ＶＩH＝ Ｖ ※Ｖｏ ＝ 0.01 Ｖ
5
ＡＮＤ ＧＡＴＥ: Truth Table 輸入 輸出 ａ ｂ ｆ ０ １
6
７４ＨＣ０８： ＡＮＤ ＧＡＴＥ a y b ※當邏輯輸入為 “0” “0”時 ，ＬＥＤ不亮。
7
７４ＨＣ０８： ＡＮＤ ＧＡＴＥ ※當邏輯輸入為 “0”“１”時 ，ＬＥＤ不亮。
8
７４ＨＣ０８： ＡＮＤ ＧＡＴＥ ※當邏輯輸入為 “１”“0”時 ，ＬＥＤ不亮。
9
７４ＨＣ０８： ＡＮＤ ＧＡＴＥ ※當邏輯輸入為“１”“１”時 ，ＬＥＤ亮。
10
ＯＲ ＧＡＴＥ: Truth Table 輸入 輸出 ａ ｂ ｆ ０ １
11
７４ＨＣ３２： ＯＲ ＧＡＴＥ a y b ※當邏輯輸入為“0” “0”時 ，ＬＥＤ不亮。
12
７４ＨＣ３２： ＯＲ ＧＡＴＥ ※當邏輯輸入為 “0”“１”時 ，ＬＥＤ亮。
13
７４ＨＣ３２： ＯＲ ＧＡＴＥ ※當邏輯輸入為 “１”“0”時 ，ＬＥＤ亮。
14
７４ＨＣ３２： ＯＲ ＧＡＴＥ ※當邏輯輸入為 “１”“１”時 ，ＬＥＤ亮。 ※ＶＩH ＝ 4.66 Ｖ ※Ｖｏ ＝ 0.03 Ｖ
15
THE END
Similar presentations
