第六章 PCB的电磁兼容设计.

Presentation on theme: "第六章 PCB的电磁兼容设计."— Presentation transcript:

1 第六章 PCB的电磁兼容设计

2 线路板上的电磁兼容问题 线路板的辐射 外界电磁场对线路板的干扰 地线和电源线噪声 地线引起的公共阻抗耦合 走线之间的串扰
信号的反射（传输线效应）

3 线路板设计的实质 线路板的电磁兼容设计只是前面各种知识的实际应用： 地线的设计：避免公共阻抗、地环路 正确安装滤波器件：电容、电感的使用方法
合理布线，减小导线间的串扰 线路板上的屏蔽方法

4 走线是主要辐射源

5 地线和电源线上的噪声 VCC ICC R2 R4 R1 Q3 Q2 I驱动 Q1 被驱动电路 R3 Q4 I充电 Vg Ig I放电

6 电源线、地线噪声电压波形 输出 ICC VCC Ig Vg

7 地线干扰对电路的影响 1 3 寄生电容 2 4

8 线路板走线的电感 L = 0.002S(2.3lg ( 2S / W ) + 0.5 H I I
M L = ( L1L2 - M2 ) / ( L1 + L2 - 2M ) 若：L1 = L2 L= ( L1 + M ) / 2

9 地线网格

10 电源线噪声的消除 电源线电感L, V =L(di/dt) 这个环路尽量小 储能电容

11 电源解耦电容的正确布置 尽量使电源线与地线靠近

12 解耦电容的选择 dI dt C = dV 各参数含义： 在时间dt内，电源线上出现了瞬间电流dI，dI导致了电源线上出现电压跌落dV。 Z
f 1/2 LC

13 增强解耦效果的方法 电源 铁氧体 用铁氧体增加电源端阻抗 注意铁氧体安装的位置 地 粗线 细线 用细线增加电源端阻抗 接地线面

14 电源噪声去耦的实验电路 注意电容的接法

15 有效滤波的例子 普通电容（1） 三端电容（0.2） 三端电容 + 铁氧体 注意位置！

16 多个电容改善解耦效果

17 线路板的两种辐射机理 差模辐射 共模辐射 杆天线 电流环

18 实际电路的辐射 ~ ZC = ZG + ZL 环路面积 = A ZG I ZL V
近场：ZC  7.9 D f E = 7.96VA / D （V/m） ZC  7.9 D f ， E = 63 I A f / D （  V/m） H = 7.96IA / D （  A/m） 远场： E = 1.3 I A f 2 /D （  V/m）

19 常用的差模辐射预测公式 考虑地面反射时： E = 2.6 I A f 2 /D （  V/m）

20 脉冲信号差模辐射的频谱 EdB = 20lg（2.6 I A /D） +40lg f f 1/d 1/tr f
差模辐射频率特性线 频谱包络线 - 20dB/dec 40dB/dec - 40dB/dec f 1/d /tr f 20dB/dec E = 2.6 I A f 2 /D EdB = 20lg（2.6 I A /D） +40lg f 40dB/dec 脉冲的差模辐射包络线 f

21 不同逻辑电路为了满足EMI指标要求 所允许的环路面积
仅代表了一个环路的辐射情况，若有N个环路辐射，乘以  N 。因此，可能时，分散时钟频率。

22 如何减小差模辐射？ E = I A f 2 / D 低通滤波器 布线

23 滤波改善辐射的效果 原线路板 加滤波器的情况

24 控制高频信号的回路

25 电路中的强辐射信号 dBV/m dBV/m 只有时钟电路加电工作 所有电路加电工作 1 10 100 1000
只有时钟电路加电工作 所有电路加电工作

26 地线对辐射的影响

27 信号回路与辐射的实验 改变这个回路的面积

28 电流回路面积与辐射的关系

29 电流回路面积与辐射的关系

30 单层或双层板如何减小环路的面积

31 不良布线举例 68HC11 E时钟 B 74HC00 A 连接A、B

32 随便设置的地线没有用 在线路板上没有布线的地方全部铺上地线是EMC设计吗？

33 附加地线可以改善辐射 原线路板 加额外的地线板

34 地线和滤波器的综合效果 原线路板 地线板和滤波器的综合效果

35 多层板能减小辐射 地线层 低频 高频 10 1 地线面具有很小的地线阻抗 DC~0.5 1 10 100 1G 信号1 电源层 信号2
地线面的阻抗，m/ 平方 地线面具有很小的地线阻抗 DC~ G

36 标准两层板的辐射

37 标准四层板的辐射

38 地线面上的缝隙的影响 L L : 0 ~ 10cm VAB : 15 ~ 75mV   75mm 模拟地 数字地 A B A/D变换器

39 过孔的阻抗 nH/cm PGA 128-pin 25 50 75 100 C/4 PGA 与过孔之间的距离 mm 1.5mm 100 10
0.1 C/4 PGA 与过孔之间的距离 mm

40 六层板的设计 注意方向 好 不好 好 不好 这种非典型布线具有最好的电磁兼容特性

41 八层板的设计 注意方向 较好 最好 差 很好 电源很好 很好

42 十层板的设计 很好 较好 很好 注意方向

43 信号线换层的问题 ？ 在同一层地线的两侧 在两层地线（或电源线和地线）的两侧

44 线路板边缘的一些问题 关键线（时钟、射频等） 产生较强辐射 无地线 电源层 地线层 20H

45 扁平电缆的使用 较好，但端接困难 最好 较好 差 地线 D C B A 扁平电缆 这两处都有地线 一部分信号回流经过ABCD

46 注意隐蔽的辐射环路 信号线+电源+地线 信号线 信号线 电源/地线 电源/地线 电源/地线 电源 电源

47 直流线的辐射 直流线也会产生射频辐射 线 路 板 3 线 路 板 2 线 路 板 1

48 地线也辐射 你喜欢 电缆屏蔽层接地吗 ? 不接地线 接上地线

49 地线辐射产生的原因 电源线电感 地线噪声 电源回路 信号回路

50 减小共模电压

51 改善地线减小共模电压

52 减小空间感应的共模电压

53 两个措施同时采取

54 滤波器滤除高频成份

55 滤波器电容量的选择 R源 R负载 低速接口 10 ~ 100kB/s 高速接口 2MB/s 低速CMOS TTL 上升时间 tr
电容合适 R源 R负载 电容过大 低速接口 10 ~ 100kB/s 高速接口 2MB/s 低速CMOS TTL 上升时间 tr 0.5~1s 50ns 100ns 10ns 带宽 BW 320kHz 6MHz 3.2MHz 32MHz 总阻抗 R 120 100 300 100~150 最大电容 C 2400pF 150pF 100pF 30pF

56 平衡接口电路 +Vcc Z0/2 +V -V Z0/2 -Vcc

57 I/O接口布线的一些要点 隔离变压器/光耦隔离器 滤波电容 电源线连接 地线连接 信号滤波器 干净区域 时钟电路、高速电路 桥 壕沟

58 时钟信号远离电缆接口

59 线路板上的局部屏蔽 片状电容 利用一层铜箔做屏蔽盒面 所有穿出屏蔽盒的导线经过滤波 屏蔽盒的接地间隔 <  / 20

60 数字电路

61 设计不良的线路板

62 线路板的超标辐射

63 线路板屏蔽

64 屏蔽线路板的辐射

65 电缆上的共模电流

66 地线上的噪声

67 改进的线路板

68 改进的线路板的辐射

69 改进的线路板电缆辐射