3.3 用中规模集成电路设计其他的组合逻辑电路 返回 用数据选择器设计组合逻辑电路 用译码器设计组合逻辑电路

Presentation on theme: "3.3 用中规模集成电路设计其他的组合逻辑电路 返回 用数据选择器设计组合逻辑电路 用译码器设计组合逻辑电路"— Presentation transcript:

1 3.3 用中规模集成电路设计其他的组合逻辑电路 返回 3.3.1 用数据选择器设计组合逻辑电路 3.3.2 用译码器设计组合逻辑电路
结束 放映 3.3 用中规模集成电路设计其他的组合逻辑电路 用数据选择器设计组合逻辑电路 用译码器设计组合逻辑电路 用加法器设计组合逻辑电路 返回 2019/5/7

2 复习 十六选一的数据选择器应有怎样的输入、输出、选择、控制端？ 如何用两片八选一数据选择器构成十六选一数据选择器？
　　十六选一的数据选择器应有怎样的输入、输出、选择、控制端？ 　　如何用两片八选一数据选择器构成十六选一数据选择器？ 　　如何利用八选一数据选择器实现三变量组合逻辑函数？ 2019/5/7

3 返回 3.3 MSI组合逻辑电路的分析 随着中规模集成组合逻辑电路的不断发展，使得许多功能的组合逻辑电路可直接使用中规模集成电路来实现。这不仅可以缩小电路的体积、减少连线、降低成本、提高电路的可靠性，而且使电路的设计工作变得十分简便。目前使用较多的中规模集成电路有数据选择器、译码器和全加器等。 2019/5/7

4 返回 3.3.1 用数据选择器设计组合逻辑电路 1．要设计电路的变量数与数据选择器的地址数目相等
用数据选择器设计组合逻辑电路 返回 1．要设计电路的变量数与数据选择器的地址数目相等 在这种情况下，可在数据选择器的地址输入端输入函数的变量，在数据输入端输入1或0，以控制与之对应的最小项在函数表达式中是否出现。数据输入端输入的是1，对应的最小项出现；数据输入端输入的是0，对应的最小项不出现。根据这一原则，从而可构成不同的功能的组合逻辑电路。 2019/5/7

5 2019/5/7

6 2019/5/7

7 在这种情况情况下，就要将逻辑函数的多余的变量分离出来，一般是分离从排在后面的变量。
2 要设计电路的逻辑函数的变量数多于数据选择器的地址数目 　　在这种情况情况下，就要将逻辑函数的多余的变量分离出来，一般是分离从排在后面的变量。 2019/5/7

8 2019/5/7

9 3．用数据选择器设计组合逻辑电路的步骤： (1) 写出要设计的逻辑函数的最小项表达式。
l         根据设计要求列出逻辑函数的真值表，由真值表直接写出逻辑函数的最小项表达式，无需 化简。 l         若设计要求给出了逻辑函数，可将逻辑函数表达式直接变换成最小项表达式。 (2) 根据逻辑函数包含的变量数，选定数据选择器，一般含有n变量的逻辑函数，可选择2n或2n-1选1数据选择器。若规定使用的数据选择器不能达到设计要求，可将数据选择器扩展使用。 (3) 列出所选数据选择器的输出函数表达式。 (4) 将要设计的逻辑函数表达式和数据选择器的输出函数表达式进行对照比较，确定地址输入端的输入信号和数据输入端的输入信号，使两函数对应相等。 (5) 按照上一步中确定的输入信号连接电路，画出电路连线图。 2019/5/7

10 l 写出逻辑函数的最小项表达式，根据需要可变换成与或表达式。
用译码器设计组合逻辑电路 用译码器设计组合逻辑电路的一般步骤： l         写出逻辑函数的最小项表达式，根据需要可变换成与或表达式。 l         根据函数包含的最小项选择合适的译码器，译码器的输入端数须和逻辑函数的变量数相 等，且通常是选择二进制译码器，因为二进制译码器的输出端才能产生输入变量的所有最小项。 l         确定译码器的输入变量，并用译码器的输出信号表示所要设计电路的逻辑函数。 按照译码器的输出信号表示的设计电路的逻辑函数表达式，，画出译码器的连线图。 2019/5/7

11 2019/5/7

12 2019/5/7

13 [例3.3.7] 试用全加器设计一个能将8421BCD码转换成余三码的代码转换器。
3．3．3 用全加器设计组合逻辑电路 1．用全加器实现代码转换 用全加器组成某两种BCD码之间的转换电路时，首先要分析两种BCD码之间的关系，找出它们之间的转换规律。下面以8421BCD码转换成余三码为例，说明用全加器实现代码转换的方法。 [例3.3.7] 试用全加器设计一个能将8421BCD码转换成余三码的代码转换器。 [解]（1）分析题意，列出真值表。 题目要求设计的代码转换器，输入信号是8421BCD码，输出信号是余三码。 可列出它的真值表如表3.3.2所示。 2019/5/7

14 表 例3.3.7真值表 输 入 输 出 A3 A2 A1 A0 Y Y Y Y0 2019/5/7

15 （4）画出连线图，如图3.3.7所示。 由例3.3.7可知，若某一逻辑函数的输出恰好等于输入代码表示的数值加上另外一个常量或是由用一组输入变量组成的代码时，使用全加器设计电路往往十分方便。 图 例3.3.7电路连线图 74LS138 2019/5/7