Presentation is loading. Please wait.

Presentation is loading. Please wait.

多路智力竞赛抢答器 --《数字电子技术课程设计》

Similar presentations


Presentation on theme: "多路智力竞赛抢答器 --《数字电子技术课程设计》"— Presentation transcript:

1 多路智力竞赛抢答器 --《数字电子技术课程设计》
多路智力竞赛抢答器 --《数字电子技术课程设计》 主讲教师:张长江(副教授) 单位名称:浙江师范大学

2 一、设计目的和任务 (1)熟悉集成电路的引脚安排。 (2)掌握各芯片的逻辑功能及使用方法。 (3)了解面包板结构及其接线方法。
(4)了解数字抢答器的组成及工作原理。 (5)熟悉数字抢答器的设计与制作。

3 二、设计思路 (1)设计抢答器电路。 (2)设计可预置时间的定时电路。 (3)设计报警电路。 (4)设计时序控制电路。

4 三、设计过程 3.1 方案论证 数字抢答器总体方框图如图1所示。

5 三、设计过程 其工作原理为:接通电源后,主持人将开关拨到“清除”状态,抢答器处于禁止状态,编号显示器灭灯,定时器显示设定时间;主持人将开关置于“开始”状态,宣布“开始”抢答器工作。定时器倒计时,扬声器给出声响提示。选手在定时时间内抢答时,抢答器完成:优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后,定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。

6 三、设计过程 3.2电路设计 抢答器电路如图2所示。

7 三、设计过程 该电路完成两个功能:一是分辨出选手按键的先后,并锁存优先抢答者的编号,同时译码显示电路显示编号;二是禁止其他选手按键操作无效。
工作过程:开关S置于“清除”端时,RS触发器的端均为0,4个触发器输出置0,使74LS148的=0,使之处于工作状态。当开关S置于“开始”时,抢答器处于等待工作状态,当有选手将键按下时(如按下S5),74LS148的输出经RS锁存后,1Q=1,=1,74LS48处于工作状态,4Q3Q2Q=101,经译码显示为“5”。此外,1Q=1,使74LS148=1,处于禁止状态,封锁其他按键的输入。当按键松开即按下时,74LS148的此时由于仍为1Q=1,使=1,所以74LS148仍处于禁止状态,确保不会出二次按键时输入信号,保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置于“清除”然后再进行下一轮抢答。

8 三、设计过程 定时电路如图3所示。 由节目主持人根据抢答题的难易程度,设定一次抢答的时间,通过预置时间电路对计数器进行预置,计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计。

9 三、设计过程

10 三、设计过程 报警电路如图4所示。 由555定时器和三极管构成的报警电路如图4所示。其中555构成多谐振荡器,振荡频率fo=1.43/[(RI+2R2)C],其输出信号经三极管推动扬声器。PR为控制信号,当PR为高电平时,多谐振荡器工作,反之,电路停振。

11 三、设计过程

12 三、设计过程 时序控制电路如图5所示。时序控制电路是抢答器设计的关键,它要完成以下三项功能:
① 主持人将控制开关拨到“开始”位置时,扬声器发声,抢答电路和定时电路进人正常抢答工作状态。 ② 当参赛选手按动抢答键时,扬声器发声,抢答电路和定时电路停止工作。 ③ 当设定的抢答时间到,无人抢答时,扬声器发声,同时抢答电路和定时电路停止工作。图中,门G1 的作用是控制时钟信号CP的放行与禁止,门G2的作用是控制74LS148的输人使能端。

13 三、设计过程

14 三、设计过程 图5的工作原理是:主持人控制开关从“清除”位置拨到“开始”位置时,来自图 2中的74LS279的输出 1Q=0,经G3反相, A=1,则时钟信号CP能够加到74LS192的CPD时钟输入端,定时电路进行递减计时。同时,在定时时间未到时,则“定时到信号”为 1,门G2的输出=0,使 74LS148处于正常工作状态,从而实现功能①的要求。当选手在定时时间内按动抢答键时,1Q=1,经 G3反相, A=0,封锁 CP信号,定时器处于保持工作状态;同时,门G2的输出=1,74LS148处于禁止工作状态,从而实现功能②的要求。当定时时间到时,则“定时到信号”为0,=1,74LS148处于禁止工作状态,禁止选手进行抢答。同时,门G1处于关门状态,封锁 CP信号,使定时电路保持00状态不变,从而实现功能③的要求。集成单稳触发器74LS121用于控制报警电路及发声的时间。

15 四、系统调试与结果 (1)组装调试抢答器电路。
(2)可预置时间的定时电路,并进行组装和调试。当输人1Hz的时钟脉冲信号时,要求电路能进行减计时,当减计时到零时,能输出低电平有效的定时时间到信号。 (3)调试报警电路。 (4)定时抢答器的联调,注意各部分电路之间的时序配合关系。然后检查电路各部分的功能,使其满足设计要求。

16 五、主要仪器与设备 数字电路实验箱 或 EDA 软件MAX PLUSⅡ
集成电路 74LS148—1片,74LS279—1片,74LS48—3片, 74LS192—2片,NE555—2片,74LS00—1片,74LS121—1片。 电 阻 510Ω—2只,1KΩ—9只,4.7kΩ—l只,5.1kΩ—l只, 100kΩ—l只,10kΩ—1只,15kΩ—1只, 68kΩ—l只。 电 容 0.1uF—1只,10 uF—2只,100 uF—1只。 三极管 3DG12—1只。 其 它 发光二极管—2只,共阴极显示器—3只。


Download ppt "多路智力竞赛抢答器 --《数字电子技术课程设计》"

Similar presentations


Ads by Google