实践电磁兼容－第五章 PCB的电磁兼容设计

实践电磁兼容－第五章 PCB的电磁兼容设计

脉冲信号的频谱 tr d 谐波幅度（电压或电流） A T -20dB/dec V( or I) = 2A(d+tr)/T V( or I) = 0.64A/Tf V( or I) = 0.2A/Ttrf2 当数字电路出现电磁干扰的问题,许多有经验的工程师会检查地线和电源线上的噪声,通常的结果是在电源线和地线上,用示波器可以观察到明显的噪声电压。虽然许多人可以断定这些噪声是造成电路电磁干扰问题的原因,但是不知道如何解决。因为,他们不知道这些噪声是如何产生的。电源线上的噪声：图中是一个典型的门电路输出级（图腾柱输出），当输出为高时，Q3导通，Q4截止，相反，当输出为低时，Q3截止，Q4导通，这两种状态都在电源与地之间形成了高阻抗，限制了电源的电流。但是，当状态发生变化时，会有一段时间Q3和Q4同时导通，这时在电源和地之间形成了短暂的低阻抗，产生30－100毫安的尖峰电流。当门输出从低变为高时，电源不仅要提供这个短路电流，还要提供给寄生电容充电的电流，使这个电流的峰值更大。由于电源线总是有不同程度的电感，因此当发生电流突变时，会产生感应电压。这就是在电源线上观察到的噪声。由于电源线阻抗的存在，也会造成电压的暂时跌落。地线上的噪声：在当电源线上产生上述尖峰电流的同时，地线上必然也流过这个电流，特别是当输出从高变为低时，寄生电容要放电，地线上的峰值电流更大（这与电源线上的情况正好相反，电源线上的峰值电流在输出从低变为高时更大）。由于地线总是有不同程度的电感，因此会感应出电压。这就是地线噪声。地线和电源线上的噪声电压不仅会造成电路工作不正常，而且会产生较强的电磁辐射。 -40dB/dec 1/tr 1/d 频率（对数）

地线和电源线上的噪声 VCC ICC R2 R4 R1 Q3 Q2 I驱动 Q1 当数字电路出现电磁干扰的问题,许多有经验的工程师会检查地线和电源线上的噪声,通常的结果是在电源线和地线上,用示波器可以观察到明显的噪声电压。虽然许多人可以断定这些噪声是造成电路电磁干扰问题的原因,但是不知道如何解决。因为,他们不知道这些噪声是如何产生的。电源线上的噪声：图中是一个典型的门电路输出级（图腾柱输出），当输出为高时，Q3导通，Q4截止，相反，当输出为低时，Q3截止，Q4导通，这两种状态都在电源与地之间形成了高阻抗，限制了电源的电流。但是，当状态发生变化时，会有一段时间Q3和Q4同时导通，这时在电源和地之间形成了短暂的低阻抗，产生30－100毫安的尖峰电流。当门输出从低变为高时，电源不仅要提供这个短路电流，还要提供给寄生电容充电的电流，使这个电流的峰值更大。由于电源线总是有不同程度的电感，因此当发生电流突变时，会产生感应电压。这就是在电源线上观察到的噪声。由于电源线阻抗的存在，也会造成电压的暂时跌落。地线上的噪声：在当电源线上产生上述尖峰电流的同时，地线上必然也流过这个电流，特别是当输出从高变为低时，寄生电容要放电，地线上的峰值电流更大（这与电源线上的情况正好相反，电源线上的峰值电流在输出从低变为高时更大）。由于地线总是有不同程度的电感，因此会感应出电压。这就是地线噪声。地线和电源线上的噪声电压不仅会造成电路工作不正常，而且会产生较强的电磁辐射。被驱动电路 R3 Q4 I充电 Vg Ig I放电

电源线、地线噪声电压波形输出 ICC VCC 电源线上的电流ICC：在输出状态不同时，幅值是不同的。输出稳定时，电流也是稳定的。当输出从低变为高时，由于瞬间短路，电流增加，同时需要给电路中的寄生电容充电，电流更大。当输出从高变为低时，由于瞬间短路，电流增加，但不需要给电路中的寄生电容充电，因此电流较输出从低变为高时为小。电源线上的电压VCC：当电流 ICC发生突变时，由于电源线的电感L，会有感应电压Ldi/dt产生。地线上的电流Ig：地线上的电流是电源线上的电流与电路中寄生电容放电电流之和。在输出稳定时，电流也是稳定的。当输出从低变为高时，由于瞬间短路，电流增加。当输出从高变为低时，由于瞬间短路，电流增加，同时由于电路中的寄生电容放电，因此电流峰值较输出从低变为高时更大。地线上的电压Vg：当电流 Ig发生突变时，由于地线的电感L，会有感应电压Ldi/dt产生。 Ig Vg

地线干扰 1 3 寄生电容当门1的输出从高变为低时，会发生以下过程：寄生电容通过门1放电，很大的地电流流过地线阻抗，在门2的地线上形成地线电压，由于门2输出低电平，这个电压直接反应到门2的输出端，成为门4 的输入信号。当幅度超过门4的噪声门限时，导致门4 误动作。地线上的这些干扰不仅会引起电路的误操作，还会造成传导和辐射发射。为了减小这些干扰，应尽量减小地线的阻抗。注意：对于数字电路，地线阻抗决不是地线电阻。例如，宽0.5mm的印制线，每英寸电阻为12m，电感是15nH，对于160MHz的信号，其阻抗为9.24 ，远大于直流电阻。因此对于数字电路，减小地线电感是十分重要的。 2 4

线路板走线的电感 L = 0.002S(2.3lg ( 2S / W ) H S W I I 矩形导体的电感： L = 0.002S[ 2.3 lg ( 2S /（ W + t )] H 式中：S = 导体长度（cm），W = 导体宽度（cm），t = 导体厚度（cm）；线路板走线的电感：对于线路板走线，t << W，则电感计算公式简化为： L = 0.002S（ 2.3 lg 2S /W ) H 控制走线的电感：从电感的计算公式中可以看出，电感与其长度和长度的对数成正比，缩短导线的长度能够有效地减小电感。但是电感随着的导体的宽度的对数减小而减小。因此，增加走线的宽度对减小电感的作用很有限。当宽度增加一倍时，电感仅减小20％。并联导线的电感：当两个导体并联起来时，并联的总电感为： L = ( L1L2 - M2 ) / ( L1 + L2 - 2M ) 若：L1 = L2 ，则：L= ( L1 + M ) / 2 M是两个导体之间的互感。当两个导体靠得很近时，互感等于单个导体的自感，总电感几乎没有减小。当两个导体距离较远时，互感可以忽略，总电感降低为原来的1/2。因此，多根导体并联是一个降低电感更有效的方法。 M L = ( L1L2 - M2 ) / ( L1 + L2 - 2M ) 若：L1 = L2 L= ( L1 + M ) / 2

地线网格为了保证数字电路的可靠工作，减小线路板上所有电路的地线的阻抗是一个基本的要求。对于多层板，往往专门设置一层地线面。但是，多层板的成本较高，在民用产品上较少使用。实际上，在双层板上做地线网格能获得几乎相同的效果。地线网格：在双层板的两面布置尽量多的平行地线，一面水平线，另一面垂直线，然后在它们交叉的地方用过孔连接起来。虽然从上面的分析中知道：平行导体的距离远些，减小电感的作用更大，但是考虑到每个芯片的近旁应该有地线，往往每隔1~1.5cm布一根地线。地线网格的制作方法：制作地线网格的一个关键是在布信号线之前布地线网格，否则是十分困难的。尽管地线要尽量宽，但是除了作为直流电源主回路的地线由于要通过较大的电流，需要有一定的宽度外，地线网格中的其它导线并不需要很宽，即使有一根很窄的导线，也比没有强。地线网格的效果：两块线路板的布局和安装的器件完全相同，只是一个有地线网格，一个没有地线网格，测量线路板上芯片之间的地线噪声电压值（mV）如下：测量点 IC1 – IC IC1-IC3 IC1 – IC IC1-IC IC7 – IC IC15-IC16 单点接地地线网格

电源线噪声的消除电源线电感这个环路尽量小如前所述：逻辑门的输出状态发生变化时，电源线上会有电流突变，由于电源线的电感效应，会在电源线上产生噪声电压，对其它共用电源的电路产生干扰，并且会产生辐射。因此必须设法解决这个问题。按照解决地线噪声电压的思路：在线路板上设置电源线网格来减小电源线的电感。这固然是可以的。但这要占有宝贵的布线空间。对于电源线电感的问题，一般用下面的方法：储能电容：储能电容的作用是为芯片提供了电路输出状态发生变化时所需的大电流，这样就避免了电源线上的电流发生突变，减小了感应出的噪声电压。即使在线路板上使用了电源线网格或电源线面（电源系统具有很小的电感），储能电容也是必要的。这是由于储能电容将电流变化局限在较小的范围内，减小了辐射（后面将看到辐射量与电流环路的面积成正比）。储能电容

电源解耦电容的正确布置储能电容安装的位置：储能电容的作用是为芯片提供瞬态高能量，因此在布线时，要尽量使它靠近芯片。这种提法有时不够确切，更确切的要求是：使储能电容的供电回路面积尽量小。也可以这样说：是储能电容与芯片电源端和地线端之间的联线尽量短。芯片的影响：储能电容与芯片之间的联线长度是线路板走线的长度加上芯片自身引脚的长度。因此，要减小这个两部分的总长度。因此要选用电源引脚与地引脚靠得近的芯片、不使用芯片安装座、使用表面安装形式的芯片等。二级储能电容：每片芯片的储能电容在放电完毕后，需要及时补充电荷，作好下次放电的准备。为了减小对电源系统的骚扰，通常也通过电容来提供电荷。为了描述上的方便，称起这个作用的电容为二级储能电容。当线路板上的芯片较少时，一只二级储能电容就可以了，一般安装在电源线的入口处，容量为芯片储能电容总容量的10倍以上。如果线路板上芯片较多，每10 ~ 15片设置一个二级储能电容。这个电容同样要求串联电感尽量小，应该使用钽电容，而不要使用铝电解电容，后者具有较大的内部电感。尽量使电源线与地线靠近

解耦电容的选择 dI dt Z C = dV 各参数含义：在时间dt内，电源线上出现了瞬间电流dI，dI导致了电源线上出现电压跌落dV。错误的概念：从直观，似乎储能电容越大，为IC提供电流补偿的能力越强。因此，许多人爱使用容量很大的解耦电容。这是一个错误的概念。如前所述，由于电容串联电感的存在，电容放电回路会在某个频率点上发生谐振，在谐振点，电容的阻抗最小，因此放电回路的阻抗最小，补充能量的效果最好。但当频率超过谐振点时，放电回路的阻抗开始增加，这意味着电容提供电流能力开始下降。电容的容值越大，谐振频率越低，电容能有效补偿电流的频率范围越小。因此，为了保证电容提供高频电流的能力，电容不能太大。最小容量：储能电容的容量太小时，同样不能达到预期的效果。但这是因为储能不足造成的。储能电容的最小容量用下面公式计算： C = dI dt / dV 式中，dV是在时间dt内，瞬变电流dI造成的电压瞬间跌落。例：一个电路在2ns内需50mA电流，设计要求电源压降小于0.1V，电容的最小值为：0.001微法这个公式仅是概念性的，在实践中，常常采用试验的方法确定最佳电容值。根据试验，对14和16 脚的芯片，470~1000pF的电容具有最好的效果。储能电容的种类：与滤波电容相同，要选择低电感的高频电容。例如瓷片电容或独石电容。噪声电压控制的目标：应设法使地线上任何两点的噪声电压，电源线对地的噪声电压，小于 500mV。说明：当芯片中同时有多个逻辑门状态发生变化时，电容值要按逻辑门的数量扩大。例如，256k 的RAM需要0.1f的电容。 f 1/2 LC

增强解耦效果的方法电源铁氧体用铁氧体增加电源端阻抗注意铁氧体安装的位置地增强电源解耦的原理：根据解耦电容的工作原理，如果能增加芯片从电源线吸收能量的难度，就能够使芯片尽量从储能电容吸收能量，减少从电源线吸收的能量。从而充分发挥储能电容的作用，减小电源线上的噪声（dI/dt）。根据这个思路，可以人为地增加解耦电容电源一测电源线的阻抗。方法一：在解耦电容电源侧安装一只铁氧体磁珠，由于磁珠对高频电流呈现较大的阻抗，因此增强了电源解耦电容的效果。方法二：布线时，使解耦电容电源一侧的电源线尽量细（但要满足供电的要求），增加走线的电感，相当于增加了阻抗，可以起到一定的效果。说明1：这个方法不仅在芯片级的储能电容上应用，在二级储能电容和线路板上的电源入口处都可使用，减小较长电源线上的电流波动，减小辐射。说明2：铁氧体必须安装在靠近电源的一端，而不能是芯片的一端。这样相当于增加了从电源线吸取电流的困难，尽量使用储能电容中的能量。如果将铁氧体安装在芯片一测时，等于增加了电容放电回路的电感，会起到相反的作用。说明3：铁氧体在直流电流的作用下，磁导率会下降，甚至由于磁饱和而完全消失，因此，其实际电感量是很小的。但是对于高频电流，其阻抗仍然较大。所以，铁氧体主要在高频发挥作用。粗线细线用细线增加电源端阻抗接地线面

线路板的两种辐射机理差模辐射共模辐射线路板电磁兼容设计的目的，除了保证电路工作可靠以外，一个主要的目的就是减小线路板的电磁辐射，保证设备在较低的屏蔽效能下满足有关标准的要求。由于一个电路的电磁辐射和接收的能力往往是一致的，即一个电路的电磁辐射效率高，往往接收效率也高。因此，在设计中抑制线路板的电磁辐射，同时也就提高了线路板的抗干扰能力。辐射源：线路板的辐射主要产生于两个源，一个是PCB走线，另一个是I/O电缆。根据辐射驱动电流的模式，辐射分为差模辐射和共模辐射两种。差模辐射：电路工作电流在信号环路中流动，这个信号环路会产生电磁辐射。由于这种电流是差模的，因此信号环路产生的辐射称为差模辐射。共模辐射：当传输信号的导体的电位与邻近导体的电位不同时，在两者之间就会产生电流。即使两者之间没有任何导体连接，高频电流也会通过寄生电容流动。这种电流称为共模电流，它所产生的辐射称为共模辐射。在电子设备中，电缆的辐射主要以共模辐射为主。说明：由于共模电压都是设计意图之外的（除了电场波发射设备以外，没有任何设备是靠共模电压工作的），因此共模辐射比差模辐射更难预测和抑制。杆天线电流环

电流环路产生的辐射近场区内: H = IA / (4D3) A/m E = Z0IA / (2D2) V/m ZW = Z0（2D/）  远场区内: H = IA / ( 2D) A/m E = Z0  IA / ( 2D) V/m ZW = Z0 =  A I 对差模辐射，用电流环路模型用来进行分析，公式中各量的定义： I = 环路电流（A），A = 环路面积（m2），D = 观测点到环路的距离（m）， Z0 = 自由空间的阻抗（377），  = 电流频率所对应的波长（m）从公式得出以下结论： 1 近场区内：磁场的辐射强度与频率无关，这个公式对直流也是适用的。磁场的强度随距离的三次方衰减。因此利用增加距离来减小磁场强度是十分有效的方法。 2 近场区内：电场的辐射强度随频率呈线性增长，随距离的平方衰减。结合磁场的情况，可以理解磁场辐射源产生的电场波的波阻抗的变化，由于磁场随距离衰减快，电场衰减慢，因此随着距离的增加，波阻抗减小。 3 近场区内：场强随距离衰减很快。 4 远场区内：电场和磁场随距离衰减的速率是一样的，都是与距离呈反比例衰减。 5 远场区电场与磁场的比值（波阻抗）：是定值，为377。 6 远场区内：电场和磁场强度随频率的平方增加，因此，电子设备会辐射出频率比想象高得多的电磁波。因为，较小的高频电流就能产生很强的辐射。由于大多数电磁兼容标准中仅对电场辐射强度提出了限制，并且，由于大多数标准的测量条件都属于远场区，因此远场区电场强度的公式用得最多。随频率、距离增加而增加 Z0 f、D

导线的辐射近场区内: H = I L / (4D2) A/m E = Z0I L  / (8 2 D3) V/m ZW = Z0（/2D）  远场区内: H = I L / (2 D) A/m E = Z0 I L / (2 D) V/m I L 对于电缆的共模辐射，用这组公式来估算其辐射强度。公式中各量的定义为： I = 导线中的电流（A），L = 导线长度（m），D = 观测点到环路的距离（m）， Z0 = 自由空间的阻抗（377），  = 电流频率所对应的波长（m）要注意，公式中的电流为共模电流。与差模电流不同的是，共模电流的实际值很难预先估算出来。从公式中可以看出： 1 近场区内：磁场的辐射强度与频率无关，这个公式对直流也是适用的。磁场的强度随距离的平方衰减。 2近场区内：电场的辐射强度随频率增加而减小，随距离的三次方衰减。这与电流环路的情况正好相反。这里，由于磁场随距离衰减慢，电场衰减快，因此随着距离的增加，波阻抗增加。 3 近场区内：场强随距离衰减很快，这一点与电流环路是相同的。 4 远场区：电场和磁场随距离衰减的速率是一样的，都是与距离呈反比例衰减。 5远场区电场与磁场的比值（波阻抗）：是定值，为377。 6 远场区内：电场和磁场随频率的增加线性增加，这一点与电流环路不同。与电流环路同样的理由，在设备电磁兼容性满足与否的预测中，常用下面的公式： E = 2Z0 I L / (2 D) V/m 随频率、距离增加而减小 Z0 f、D

实际电路的辐射 ZG ZC = ZG + ZL I ZL 环路面积 = A ~ V 近场：ZC  7.9 D f E = 7.96VA / D （V/m） ZC  7.9 D f ， E = 63 I A f / D （  V/m） H = 7.96IA / D （  A/m）远场： E = 1.3 I A f 2 /D （  V/m）以上介绍了电流环路和载流导线的辐射，但并不完全符合实际电路的情况，因为这些公式中做了一些假设，其中最重要的两个假设是：在单根导线模型中，假设电路阻抗在近场为无限大，在电流环路模型中，假设电路是短路的，如果不能满足这个条件，磁场的计算还是正确的，但是实际的电场值要比计算值大。在实际中，电路既不是完全开路的导线，也不是理想的环路，而是介于这两者之间。因此用这两个模型预测时，在近场会出现较大的误差：用开路导线模型计算的电场比实际电场大；用环路模型计算的电场比实际电场小，最大误差可达60dB；为此，需要对环路模型进行修正，给电路赋予一个实际的阻抗：ZC = Zg+ZL。近场：若：ZC  7.9 D f ，则应用修正的导线模型计算： E = 7.96VA / D （V/m）若：ZC  7.9 D f ，则应用修正的环路模型计算： E = 63 I A f / D （  V/m）电路的阻抗很低时，它所产生的磁场辐射不容忽略，其数值为： H = 7.96IA / D （  A/m）远场（与电路的阻抗无关）： E = 1.3 I A f 2 /D （  V/m）（考虑反射，需要乘以2） H = E /（120）（A/m）以上各式中： V=源的电压（V），A = 电路的面积（cm 2）， f = 电流的频率（MHz），D = 观测点到电路的距离(m)。

常用的差模辐射预测公式电磁兼容标准中，对辐射发射的限制一般体现在电场，因此，用上面的公式可以预测电路的差模辐射是否会导致辐射发射超标。也可以用这个公式计算为了满足电磁兼容标准规定的辐射发射，所允许的最大环路面积，或最大电流。对于脉冲电路，f 是脉冲电流的各次谐波。考虑地面反射时： E = 2.6 I A f 2 /D （  V/m）

脉冲信号差模辐射的频谱差模辐射频率特性线频谱包络线 - 20dB/dec 40dB/dec - 40dB/dec f 1/d /tr f 将脉冲信号的频谱包络和差模辐射的频率特性结合起来，就可以得到脉冲信号差模辐射的频谱包络线。脉冲信号的频谱包络线：分为三段，平坦段，20dB / dec下降段，40dB / dec下降段。差模辐射的频率特性：随着频率的升高增加，增加速率为40dB / dec。脉冲信号的差模辐射频谱包络线：与脉冲信号的频谱包络相对应，分为三段，40dB / dec增加段， 20dB / dec增加段，平坦段。这个包络线中没有包含绝对数值的信息。下面给出绘制含有绝对数值信息的辐射包络线的方法。实际差模辐射包络的绘制：如果脉冲的峰-峰电流值、脉冲上升时间，和差模电流的环路面积已知，则可以绘出差模辐射的频谱包络线。由于相对包络线是已知的，因此，只要计算出基频的辐射就可以了。差模辐射包络线的绘制步骤如下： 1 求基频电流的幅度：如果脉冲电流的幅度为I，则用傅立叶级数展开法求的基频的幅度为：I1 = 0.64I。 2 求基频电流差模辐射的幅度：将I1带入差模辐射计算公式，计算得到基频的辐射强度。 3 绘制差模辐射包络线：在半对数坐标纸（横轴对数，纵轴线性）上定出基频辐射的幅度。如果基频 < 1 / d ，从基频到1 / d 按40dB / dec速率绘上升线，从 1 / d到 1 / tr按20dB / dec 速率绘上升线， 1 / tr以上绘水平线。如果基频 > 1 / d ，从基频到 1 / tr按20dB / dec 速率绘上升线， 1 / tr以上绘水平线。说明：从脉冲信号的辐射频谱包络中看出，尽管脉冲信号的高次谐波分量幅度较小，但是辐射出来的强度并不小。这就是为什么电子设备产生的辐射的频率比工作时钟频率高得多的原因。 20dB/dec E = 2.6 I A f 2 /D EdB = 20lg（2.6 I A /D） +40lg f 40dB/dec 脉冲的差模辐射包络线 f

不同逻辑电路为了满足EMI指标要求所允许的环路面积
实践电磁兼容－第五章 PCB的电磁兼容设计不同逻辑电路为了满足EMI指标要求所允许的环路面积当给定信号环路的面积时，可以用上面介绍的差模辐射强度包络线绘制方法可以绘出典型逻辑电路的辐射强度包络线，然后与标准中对辐射发射的限制值进行比较，可以知道电路辐射是否超标。如果在计算过程中，将信号环路面积作为变量，可以求出来当面积满足什么条件时，某个差模信号环路的辐射不会引起超标。本表中给出了，当测试距离为10米，电磁辐射极限值在 MHz之间为30dB V / m, 在 MHz 之间为 37dB V / m 的情况下，不同逻辑电路的面积限制。从表中可以看出，电路的速度越高、脉冲重复频率越高，则允许的面积越小。说明1：表中仅对单个环路的辐射进行了计算，如果n个环路的信号频率相同，则它们辐射的频率也相同，强度叠加，则总辐射正比于  n 。因此，在设计电路时，尽量避免使用同一个时钟来获得不同的同步信号。如果，各个环路中电流的频率不同，则没有叠加的关系。说明2：绝不意味着只要电路满足了这个条件（多个环路时，考虑叠加），PCB就能满足 EMI指标要求。因为线路板的辐射不仅有差模辐射，还有共模辐射。而共模辐射往往比差模辐射更强。说明3：如果线路板上某个环路不满足这些条件，则PCB肯定会产生超标电磁辐射。仅代表了一个环路的辐射情况，若有N个环路辐射，乘以  N 。因此，可能时，分散时钟频率。

如何减小差模辐射？ E = I A f 2 / D 低通滤波器布线从差模辐射的计算公式中可以直接得出减小差模辐射的方法：减小差模电流 I：在保证电路功能的前提下，尽量使用低功耗的芯片。当较长的导线上有较大的电流时，用缓冲器减小电流。降低频率f：当电路功能允许时，尽量使用低速芯片。当然，高速的处理速度是所有软件工程师所希望的，而高速的处理速度是靠高速的时钟频率来保证的，因此降低电路的频率的做法在许多场合是受到限制的。关于降低电路的频率，要用如下的概念来理解： 1 延长上升时间：在保证一定的脉冲重复频率的条件下，延长脉冲的上升时间，可以减小不必要的高频成分，这从脉冲信号的频谱包络线上可以看出。 2 滤除 1 / t r 频率以上的频率：脉冲信号的主要能量集中在 1 / t r 频率以下，只要这部分能量保留下来，电路的工作就不会受影响。 1 / t r 频率以上的成分虽然对电路工作没有作用，但是却产生最强的辐射，这从脉冲信号差模辐射的包络线可以看出。因此，可以用适当的低通滤波器滤除 1 / t r 频率以上的成分。控制差模电流的环路面积：通过以上的讨论，减小电流、降低频率等方法在实践中都有一定的局限性。最现实而有效的方法是控制信号环路的面积。通过减小信号环路面积能够有效地减小环路的辐射。控制信号环路面积从两个方面入手，一个是在选用芯片时尽量选用大规模集成电路，表面安装形式的芯片，不使用安装座等，另一方面，在线路板布线时，尽量控制信号回路的面积。线路板设计的一项主要内容就是控制信号回路的面积。

电路中的强辐射信号 dBV/m dBV/m 要布好线路板，减小线路板的电磁辐射，首先要搞清楚什么电路的辐射最强。在设计时重点考虑这些电路。周期信号与随机信号的频谱：根据频谱分析的理论，周期信号的频谱为离散谱线，随机信号的频谱为连续谱。这意味着，周期信号的能量集中在有限的几个频率上，而随机信号的能量分布在无限多个频率上。因此，周期信号的能量更集中，更容易产生干扰。产生最强辐射的是周期信号：观察一下电子设备产生的辐射频谱，可以注意到，最强的辐射肯定是单根谱线。将一块线路板的所有电路加电与仅给时钟部分加电，它们产生的最大辐射强度基本是相同的。因此，线路板上的周期信号是产生辐射最强的信号。电路中的震荡器、时钟电路、地址总线的低位数据线、产生周期波形的功率电路（如开关电源中的开关管回路、CRT显示器的行扫描输出等）等都是强辐射电路，在设计时要特别注意。由于周期信号是最强的辐射信号源，因此在分析解决电磁兼容问题时，如果整个设备加电不方便，只要保证时钟或周期信号部分正常工作，就可以开展工作了。因为这时，其电磁辐射状态也基本是实际最大辐射状态。只有时钟电路加电工作所有电路加电工作

电流回路的阻抗 I Z = R + jL L =  / I   A L R ~ 在分析差模辐射时，最重要的一点是知道差模电流的实际路径，从而确定差模电流的环路面积。要明确的一点是：实际的电流并不是按照你所设计的路径流动，而是选择阻抗最小的路径流动。所以，估算电流路径的实际阻抗是十分重要的一步。只要确定出最小阻抗的路径，也就确定了差模电流的路径。电流回路的阻抗：电流回路的阻抗由两部分组成，导线的电阻和环路的电感形成的感抗。频率较低时，感抗很小，回路的阻抗主要由电阻决定。当频率较高时，电感的感抗所占比重越来越大，回路的阻抗主要由电感决定。回路的电感越大，阻抗越高。影响回路电感的因素：根据定义，回路的电感 =  / I，  是回路中的磁通量，I是回路中的电流。显然，回路的面积越大，则回路所包围的磁通量越大，电感量也越大。因此，回路的阻抗与回路的面积成正比。实验证明：通过图中所示的实验可以更加明确在高频时回路的面积决定了回路的阻抗。有关实验的说明如下：实验装置：同轴电缆的一端接信号发生器，频率可变；另一端接电阻负载。同轴电缆的两端外皮（金属编织层）用一根短粗的铜线连接起来，铜线的电阻和电感都很小。在铜线上套一个电流卡钳，用示波器监视铜线中电流的大小。实验现象：将信号源的频率从低往高调，观察铜线中电流的变化。可以发现：当频率低于1kHz时，电流几乎全部走铜线，当频率高于10kHz时，电流几乎全部同轴电缆的外屏蔽层，在1kHz 和10kHz 之间，两个路径都有。结论：高频电流总是走电感最小的路径，也就是回路面积最小的路径。 ~

单层或双层板如何减小环路的面积出于成本的考虑，在一般民用设备中都使用单层或双层印刷线路板。随着数字脉冲电路广泛应用，单层板和双层板的电磁兼容问题越来越突出。造成这种现象的主要原因之一就是信号回路面积过大。不仅产生了较强的电磁辐射，而且使电路对外界干扰敏感。要改善线路板的电磁兼容性，最简单的方法是减小关键信号的回路面积。关键信号：从电磁兼容的角度考虑，关键信号主要指能产生较强辐射的信号和对外界敏感的信号。如前所述，能够产生较强辐射的信号是周期性信号，如时钟信号或地址的低位信号。对干扰较敏感的信号是指那些电平较低的模拟信号。减小回路面积的方法：一种简单的方法是在关键信号线边上布一条地线，这条地线应尽量靠近信号线。这样就形成了较小的回路面积，减小差模辐射和对外界干扰的敏感度。根据前面的分析，当在信号线的旁边加一条地线后，就形成了一个面积最小的回路，信号电流肯定会取道这个回路，而不是其它地线路径。如果是双层线路板，可以在线路板的另一面，紧靠近信号线的下面，沿着信号线布一条地线，地线尽量宽些。这样形成的回路面积等于线路板的厚度乘以信号线的长度。根据前面的讨论，双层板应毫无例外地使用地线网格，以减小地线的阻抗。当使用了地线网格后，信号线的邻近总会有一条地线，形成较小的回路面积。并且在布线时，应尽量使关键线靠近地线。只有对特别关键的线（产生很强辐射或特别敏感），才需要在紧靠着信号线的地方设置地线。

不良布线举例 68HC11 E时钟 B 例一：问题：这种结构中回流电流的面积很大，尽管信号线很短，但回流线必须绕一个大圈，形成很大的电流环路面积，产生较强的辐射。解决方法：梳状地线很容易改成网格地线，只要在每条竖地线之间增加一条短路线，就构成了地线网格，能够为每个信号电流提供一个较小的信号环路。根据前面讨论的信号环路电感，面积小的环路电感较小，也就是阻抗较小，因此，信号电流必然会取环路面积较小的路径。例二： 68HC11的时钟信号送到74HC00，74HC00的输出返回到68HC11，这两个片子虽然靠得很近，信号线仅有5厘米长，但地线却联到了线路板的两个对角，2MHz的信号电流面积实际是整块PCB。将A点与B点连接起来，使2MHz的高次谐波辐射降低了 dB。说明：在设计电路时，不仅要关注信号线，控制其长度，还要关注信号回流线，使整个回路面积最小。 74HC00 A 连接A、B

随便设置的地线没有用线路板自动布线软件有一个功能是填充地线，也就是将线路板上没有使用的部分全部填充上地线。这确实一个好办法，反正线路板不用也是浪费，全部填充上地线后又没有什么坏处。但是，这样做能带来多少好处却很少有人知道。问题是，人们有个误解，就是在线路上填充地线就是采取电磁兼容措施。实际情况并不是这样，要分析一块地线的作用，首先要知道地线对于改善电磁兼容的作用上什么。地线的作用：地线对于线路板电磁兼容性改善的贡献点有两个，一个是减小了回路面积，因而减小了辐射。另一个是减小了轨线之间的串扰，其机理有两个，一个是为电磁能量提供了一条更好的路径，使能量不能进入受害导体，另一个是减小了受害导体的回路面积，从而减小的干扰接收面积。因此判断设置的一个地线起没起作用，要从这两个方面判断。对于图中的地线，从减小回路面积的角度看，没有起任何作用，因此不能减小电磁辐射。改善不了线路板的电磁辐射发射。至于对于减小轨线间的串扰是否起作用，要分析具体情况。在这个例子中，如果能在时钟线的正下方布一条地线，一定会起到非常好的干扰抑制效果。说明：设置一根地线之前，要想清楚它起什么作用，是减小了回路面积？还是对耦合起到了隔离的作用。在线路板上没有布线的地方全部铺上地线是EMC设计吗？

多层板能减小辐射信号1 电源层地线层低频信号2 高频一般设计人员对多层线路板的优点主要认识两点，一是可以增加布线密度，而是可以使传输线的阻抗稳定。实际上，多层线路板另一个大优点是可以减小线路板的电磁辐射，提高线路板的抗干扰能力。多层线路板减小了信号环路面积：在多层线路板的应用中，毫无例外地专门用两层做电源和信号地线。这样，信号线与地线之间的距离仅为线路板层间距离。根据前面的分析，高频电路总是选择环路面积最小的路径流动，因此，实际的电流总是在信号线正下方的地线面上流动。这样，自然就形成了最小的信号环路面积。从而减小了差模辐射。低频信号虽然不一定走最小环路面积的路径，但是，从前面的分析，低频信号的差模辐射较小。况且，在许多电磁兼容标准中对30MHz以下的辐射发射没有限制。说明1：四层线路板通常将电源和地线放在中间两层，这样有以下好处： 1 便于维护 2 两层信号走线之间的串扰小 3 电源层和地线层之间距离较小，因此阻抗很小，适合于电源噪声解耦。如果将地线和电源线层放在外边，将信号线加在中间，从减小辐射的角度可能会有些好处，但是下面的缺点使这种方法很少使用： 1 无法对走线进行维护、修理 2 两个信号层上的走线必须垂直，否则会发生较严重的串扰 3 不利于使用表面安装器件 4 降低了信号线的阻抗，增加了电路负荷说明2：如果线路板上有模拟电路和数字电路，它们的地线面要分开，但要在同一层地线面上划分，而不要用两层分别做地线，因为两层地线面之间的耦合很严重。 10 1 地线面的阻抗，m/ 平方地线面具有很小的地线阻抗 DC~ G

地线面上的缝隙的影响 75mm A B L 模拟地当线路板上布满了器件时，地线面实际已经成为了一个筛子网。然而，更严重的问题是，一些孔重叠起来，形成了长缝隙。长缝隙的危害：当地线面上有缝隙时，信号回流不能跨过缝隙，而要绕着缝隙走，这样就形成不了较小的信号环路，产生较大的辐射和敏感度问题。因此，在布线时，要尽量避免在地线层上形成长的缝隙。长缝隙的处理：一旦地线面上出现了不可避免的长缝隙，可以在跨过长缝隙的关键线近旁（越近越好）增加一根横跨线，这样根据最小阻抗的原理，高频信号就自动流过这根导线，保持了较小的环路面积。模拟地与数字地之间的缝隙：线路板上同时有模拟电路和数字电路时，为了避免数字地上的噪声电流对模拟地产生干扰，往往将两者分开布置，这样两者之间必然出现缝隙。这时，要记住：决不能使任何信号线横跨过缝隙，而应该从两者的连接点穿过。说明1：地线面上的过孔即使没有重叠起来形成长缝隙，也会影响地线面的阻抗。这一点在频率较高、电流较大的场合是一个不能忽视的问题。例如，大规模可编程门阵列在工作时，需要电源线上的储能电容提供很大的瞬间电流。这时，最好在芯片的四周各安装一个电容。说明2：不要在地线面上开一个缝隙，将时钟线埋在里面。这样可能会减小这根时钟信号线上的辐射，但是会增加其它走线的辐射。 A/D变换器 25mm L : ~ 10cm VAB : 15 ~ 75mV  数字地 

线路板边缘的一些问题关键线（时钟、射频等）产生较强辐射无地线在线路板的边缘，信号线或电源线上电流会产生更强的辐射。为了避免这种情况的发生，在线路板的边缘要注意以下几点： 20H规则：在线路板的边缘，地线面比电源层和信号层至少外延出20H，H是线路板上地线面与电源线面或信号线层之间的距离。这条规则也适合于在线路板上的不同区域的边缘场合。关键线：关键线（时钟信号线等）不要太靠近线路板的边缘，这也包括线路板上不同区域的边缘。电源层地线层 20H

扁平电缆的使用较好，但端接困难最好较好差地线 D C 以上介绍了如何减小线路板辐射的方法。现在介绍如何减小线路板或电路模块之间的联线的电磁辐射。常见的错误：线路板之间的互联电缆一般为扁平电缆，或柔性印刷电缆。许多设计人员为了提高电缆的利用率，在电缆中仅用一根信号地线。这样做的结果是，形成很大的环路面积，产生很强的差模辐射和较高的敏感度。除了这个问题以外，这种连接方法还会产生另外两个问题，一个是公共地线阻抗耦合问题，另一个导线之间的串扰问题。扁平电缆的正确使用方法：最好是每根信号线的旁边设置一根地线。如果不可能时，可以几根信号线共用一根地线，但是高频或敏感线旁边要有一根地线。市场上有带地线平面的扁平电缆，使用时要注意地线面在电缆端口处的端接方式，要在整个横截面上端接。注意潜在的辐射环路：有时两块线路板除了通过线路板上的插座连接以外，还通过扁平电缆连接，这时容易产生潜在的辐射环路。这种情况下，由于两块线路板之间的信号回流线有两条，因此难以控制实际的信号回流路径。一定要使信号回流路径尽量简明，并在扁平电缆中为信号提供最小阻抗的通路。不要留悬空的导线：电缆中所有没有使用的导线都不要悬空，要将两端连接到信号地上。悬空的导线会导致很强的串扰和辐射。 B A 扁平电缆这两处都有地线一部分信号回流经过ABCD

外拖电缆的共模辐射 L I1 I2 CP H I3 CP 外拖电缆中的信号环路面积很小，因此差模辐射并不是主要的，电缆的共模辐射是主要的。共模电流的产生：图中，设电缆长度是L，导线对的间距是3mm，电缆距离地面的高度是1m，当信号电流从设备1流向设备2时，信号回流并不会全部从回流线流回，而是有一部分电流（i3）从地环路流回。 i2和 i3的比例取决于各个回路的阻抗。如果导线对靠得很近，则回流线的阻抗远小于地回路的阻抗（远小于并不意味着没有）。从地回路流回的电流就构成了共模电流。共模辐射与差模辐射的比较：设有1/10的信号电流从地回路流回，则两者的辐射强度比值为： CM/DM = ( 0.1I ×L ×1) / ( 0.9I ×L ×3 ×10-3) = 37 尽管共模电流很小，但其辐射强度比差模辐射高31dB。注意1：不要试图通过将电路与大地“断开”（将线路板与机箱之间的地线断开，或将机箱与大地之间的地线断开）来减小共模辐射。将电路与大地断开仅能够在低频减小共模电流，高频时寄生电容形成的通路已经阻抗很小。而在低频时，辐射并不是主要的问题。注意2：实际电缆上的共模电流不仅由电缆中传输的差模信号产生，而且还会由机箱内电路产生的差模辐射感应到电缆上形成。如前所述，差模辐射的频率范围为脉冲信号频谱的整个范围，因此电缆上的共模电流频率往往可达到电路中的最高频率。思考题：为什么将机箱或线路板的地线断开后，在某些频率共模辐射反而会增强？机箱内的所有信号都会通过电缆辐射！ VCM

两端设备都接地的情况 RW L ～ RW L CP 如果电缆两端的设备是金属外壳（通常接地），则共模电流环路面积=电缆长度×电缆高度。即使线路板与机箱没有连接，也仅是影响环路低频的阻抗，环路面积还是一定的。因此，按照环路的阻抗、近场/远场条件等可以用前面的公式计算共模环路辐射。当电缆长度超过/2（对于两端接地的情况）或/4（对于电缆单端接地的情况），共模环路的阻抗ZCM可以用地面上的电缆的特征阻抗来近似：电缆的特征阻抗 = 120LH / d 式中：d = 电缆的直径（整束电缆的平均外边缘）。对于实际中的（H / d），阻抗一般在190 ~550之间，较低的值对应GJB 151测试方法，较高的值对应其它民用标准的测试方法。例： 5MHz、5V的时钟信号驱动长度1.2米，高度0.3米的电缆，时钟信号的9次谐波（45MHz）的幅度为0.3V，设电缆的电感为1.2H/m，端接电阻为120 ，计算电缆两端电路接地时，45MHz频率、3米处的电场强度，并与GB 9254 B级限值比较。解： D = 3m > 48/45，因此属于远场区；L  /2，电缆没有谐振；可以直接用前面的公式或速查图计算。面积校正因子：120 × 30 cm2 = 72dBcm2，幅度校正因子： 0.3v= -10dBV；计算阻抗： ZCM = 120  + j（ 2 1.2×45× 1.2）= 435 ；查速查图：E0（45MHz）= 10dBV/m ；加上幅度、面积校正：E = –10 = 72dBV/m ； GJ 9254 B级限值为40dBV/m，超过标准32dB。 ICM ZCM = RW + jL+RL+1/ jC

悬浮电缆 ICM 电缆长度：L 近场区内: E = 1430I L / (f D3) V/m 远场区内: E = 0.63 I L f / D V/m 考虑地面反射： E = 1.26 I L f / D V/m L /2或/4时： E = 120I / D V/m 电缆悬浮的情况对应实际中电缆的一端连接小的、没有接地的器件或设备（如传感器、键盘等）的情况。也可以是电缆一端什么都没有连接，处于备用状态的情况。这时，用前面讲到的单根导线辐射模型来计算。在用前面所给的公式计算时，需要知道导线中的共模电流。这个电流的计算十分复杂，在实际设备中，往往是不可能的。因此，方便且实用的方法是测量。测量的缺点是必须有模型样机。测量得到电缆上的共模电流后，就可以用这里给出的公式来进行计算。公式中： I = 电缆中的共模电流（A），L = 电缆长度（m）， D = 观测点到电缆的距离（m）， f = 共模电流的频率（MHz）。说明1：如果电缆两端的设备都没有接地，并且距离地面较远，电缆的长度相当于偶极天线长度，直接用这里的公式来计算。如果电缆一端的设备接地或在金属外壳靠近地面，则电缆等效于一根单极天线，其辐射特性相当于两倍长度的偶极天线。公式中的L用2L代入。说明2：当电缆的长度超过/2（若单极天线，则/4）时，电缆上的电流不能再认为是均匀的。电缆上不同部分的电流产生的辐射有抵消的效果。如果考虑最坏情况，可用/2代替公式中的L计算。如果用电流平均值来修正，则得到第三个公式。（已考虑了地面反射的影响）

共模电流的测量电流卡钳 ICM 频谱分析仪共模电流是设备产生辐射的主要原因。但是由于共模电流的形成过程十分复杂，并且共模电流都是设计意图之外的，因此很难通过理论分析来预测其强度。常用的方法是通过实验的方法确定电缆上的共模电流。设备准备：一台频谱分析仪、一个或两个电流卡钳（取决于厂家，电流卡钳的频率范围要覆盖所感兴趣的频率）和一条射频电缆。电流卡钳实际就是一个只有次级的变压器，它所卡住的电缆相当于变压器的初级。当卡住电缆时，电缆上的电流会在次级上感应出电压，这个电压送到频谱分析仪的输入端口上，由仪器测出幅度。方法：将频谱分析仪、电流卡钳、射频电缆按照图示连接起来；设置频谱分析仪的参数，包括：扫描频率范围、中频/视频带宽等，单位用dBV；将待测电缆所连接的系统全部断电，把电流卡钳套在待测电缆上（这时测出的是共模电流），沿电缆滑动，同时观察频谱分析仪屏幕上的显示，记录下这时的背景。使待测电缆所连接的系统处于正常工作状态，重复步骤（3），与步骤（3）的结果比较，背景以外的信号就是电缆上的共模电流。查电流卡钳厂家提供的传输阻抗（Transfer Impedance）数据，换算成dB（许多厂家直接给出）；计算共模电流：ICM（dB A） = V（dB V ） - ZT（dB）；将ICM（dB A）换算成 “ A ” 单位，以便于代入公式。得到了共模电流以后，就可以用共模辐射的计算公式来计算在某个频率上的共模辐射强度了。 VdBV 被测电流 I V 传输阻抗：ZT = V / I

怎样减小共模辐射 E = I L f / D 使用尽量短的电缆共模滤波共模扼流圈减小共模电压虽然从共模辐射的公式中很容易看出控制那些参数可以减小电缆的共模辐射。但是如何控制这些参数并不简单。电缆长度控制：在满足使用要求的前提下，尽量使用短的电缆。但电缆长度往往受到设备之间连接距离的限制，不能随意缩短。减小共模电流：这是最重要的一个内容。减小共模电流可以从下面几个方面展开。 1 增加共模电流环路的阻抗：在共模电压一定的情况下（共模电压与线路板设计、电缆布置、机箱结构等因素有关），增加共模电流路径的阻抗可以减小共模电流。共模扼流圈就是达到这个目的的方法之一。 2 减小共模电压阻抗：当共模回路阻抗一定时，减小共模电压就、可以减小共模电流。但是共模电压产生的机理十分复杂，没有丰富的电磁兼容知识，很难搞清共模电压是那里产生的。一般通过在线路板的I/O接口部分设置干净地、对机箱内的I/O电缆屏蔽、是机箱内的I/O电缆长度尽量短等方法可以减小共模电压。减少电缆上的高频共模电流：可以通过使用共模低通滤波器来实现。但是，共模滤波器往往对差模信号也有一定的影响，当差模信号的信号频率较高时，不能够有效地滤除高频共模电流。共模扼流圈是唯一的对差模信号影响很小的共模滤波器件，但是其效果往往很有限。屏蔽电缆：屏蔽电缆是抑制共模辐射十分有效的方法，但要注意电缆屏蔽层的端接方法和端接位置，端接的不好可能会增加电缆的辐射。共模滤波电缆屏蔽

平衡接口电路 +Vcc Z0/2 +V -V Z0/2 平衡电路在解决电路敏感性方面广泛应用，它能够减小外界的共模干扰干扰对电路的影响。平衡电路同样也能减小电路的共模辐射。平衡电路：首先，平衡电路中的两根导线相对于临近的金属参照物阻抗相等。并且发送电路在两根导线上同时传输相对于地幅度相等、方向相反的两个信号。这样，两根导线上的共模电流成分大小相等、方向相反，产生的辐射相互抵消。因此可以减小共模辐射。实际的平衡电路：实际的平衡电路由于发送和接收电路的对称性不是理想的，两根导线的分布参数也不会完全相同，因此不是完全的平衡电路。特别是在高频时，导线的微小差别也会导致平衡性的破坏。真正的平衡系统中，发送和接收电路必须使用相对于地正负对称的电源。现在有些电路模块在内部产生双极性电源，而外部还是仅靠一个电源供电。 -Vcc

增加共模回路的阻抗 PCB PCB 共模回路改善量 = 20lg(E1 / E2) = 20lg ( ICM1 / ICM2 ) = 20lg[(VCM / ZCM1) / (VCM / ZCM2)] =20 lg ( ZCM2 / ZCM1) =20 lg ( 1+ ZL / ZCM1 ) dB 为什么要增加共模环路阻抗：设备组装完成后，由设备在电缆上产生的共模电压也就一定了。因此通过增加共模电流回路的阻抗可以减小共模电流，从而减小共模辐射。怎样增加共模阻抗？：共模环路的阻抗由以下几部分构成：电缆的阻抗、地线的阻抗、线路板与机箱之间的阻抗 (包括两个设备的)、机箱与大地之间的阻抗 (两个设备的)。对于低频而言，将线路板与机箱断开，或将机箱与大地断开都能够增加共模回路的阻抗。但对高频而言，将线路板与机箱的联线断开，或将机箱与大地之间的联线断开并不能增加回路阻抗。在实践中，常用的方法是在电缆上安装一个共模扼流圈。简单的方法就是套一个铁氧体磁环。铁氧体磁环的效果：电缆上套了铁氧体磁环后，其效果如何取决于原来共模环路的阻抗。这可以用下面推导来说明：共模辐射改善 = 20lg（加铁氧体前的辐射 / 加铁氧体后的辐射） = 20lg（加铁氧体前的共模电流 / 加铁氧体后的共模电流） =20lg（加铁氧体后的共模环路阻抗 / 加铁氧体前的共模环路阻抗）例如，如果没加铁氧体时的共模环路阻抗为100，加了铁氧体以后为1000 ，则共模辐射改善为20dB。说明1：许多人对铁氧体寄予了过高期望，只要一遇到电缆辐射的问题，就在电缆上套铁氧体，往往会失望。因为有些电缆的终端是开路的，原来的共模环路已经有了很高的阻抗，在加上几百的阻抗几乎没有什么影响。说明2：有时套上铁氧体后，电磁辐射并没有明显的改善，这并不一定是铁氧体没有起作用，而可能是除了这根电缆以外，还有其它辐射源。

I/O接口布线的一些要点隔离变压器/光耦隔离器滤波电容电源线连接地线连接信号滤波器干净区域电缆上产生共模电压的一个主要原因就是线路板上其它电路与I/O接口电路部分的耦合，既有空间耦合的，也有通过地线、电源线等传导耦合的。因此，在进行布线时，设法减小这种耦合，对于减小电缆上的共模电压具有重要的意义。布局：辐射较强的电路（高速数字脉冲电路、时钟电路、震荡器电路等）要尽量远离 I/O接口电路。在有些产品中看到在I/O电路与强干扰电路之间加一片金属遮挡层。理论分析和试验均表明，这个遮挡层的作用很有限。干净区域：如前所述，地线实际是信号电流的回流路径，它上面的射频噪声是很严重的。当电缆连接到这种地线上时，电缆上就有了共模电压。因此，要尽量在电缆接口处保持不受这种噪声的影响，形成一块干净区域。干净区域的获得方法：干净区域通过“壕沟”获得。即，I/O区域的地线和电源线与线路板上其它电路的地线面和电源线面之间没有任何联系，I/O区域好比一个孤岛。它与主电路之间的联系有以下两个方法：方法一：用隔离变压器或光藕隔离器来连接。这时，I/O区域与主电路在线路板上是完全隔离的，它们之间的连接仅可能是通过金属机壳。由于任何隔离器都有寄生电容，因此将共模扼流圈与隔离变压器结合起来使用，可以获得更好的共模抑制效果。如果I/O 区域中需要电源，可以将电源通过一个套有铁氧体磁珠的导线连接，地线用导线直接连接。必要时，在电源上加一个解耦电容。解耦电容的一端接在I/O区域的电源线上，另一端接在电路地线面上。电源线与地线要尽量靠近，以减小环路面积。方法二：I/O区域的地与电路地之间通过“桥”连接，电源线、数据线等均通过桥上过。电源线通常需要滤波。桥的两端应与金属机壳或大的金属板搭接起来，这样不仅能减小共模电压，还能提高对静电放电和浪涌等高能干扰的抗扰度。提示：注意隔离区域的边缘满足“20H”法则。时钟电路、高速电路桥壕沟

滤波器电容量的选择电容合适 R源 R负载电容过大低速接口 10 ~ 100kB/s 高速接口 2MB/s 低速CMOS TTL 上升时间 tr 0.5~1s 50ns 100ns 10ns 带宽 BW 320kHz 6MHz 3.2MHz 32MHz 总阻抗 R 120 100 300 100~150 最大电容 C 2400pF 150pF 100pF 30pF 在信号电缆上使用滤波器时，一个重要的参数是滤波器的截止频率（电容的容量）。最好的方法是通过试验的方法确定，但是在设计初期要对此参数有个大概的估计。具体步骤如下： 1 估算要滤波的导线的总阻抗R，这个值为源端阻抗R源与负载端阻抗R负载的并联值。 2 确定需要通过的信号的最高频率 f 。 3 不引起明显信号失真的最大电容量C为： C = 100 /（f R）（nf）式中，f 的单位为MHz，R为。如果被滤波导线中传输的是脉冲信号，则最高频率由脉冲的上升时间tr决定，允许的最大电容量为： C = 0.3 tr / R 式中，如果 tr 的单位是ns，则C的单位是nf，如果 tr 的单位是ps，则C 的单位是pf。如果允许脉冲信号有一定失真（延长上升沿时间、脉冲拐角变圆），则电容量可以为计算值的3倍。因此，在实践中，可以选择比计算出的电容量值大的标准电容量值。如果干扰频率离信号频率很近，则需要使用高阶滤波器（T或）。确定工作电压和应承受的浪涌电压。选择适当的电容器或滤波器，一般情况下电容量的偏差不是主要问题，但是在平衡电路中，电容量的偏差会导致电路失去平衡。按照电磁干扰滤波器的制作原则安装电容器。确认是否在一个区域中的导线全部有滤波，一根不滤，也会造成整体性能下降。

用屏蔽电缆抑制共模辐射 DM CM CM 许多人认为屏蔽电缆对于减小电磁辐射总是有好处的。但是，如果你有一定的实践经验，就会发现实际情况并不是这样，很多时候屏蔽电缆并没有预期的效果，而且有时加上屏蔽电缆后辐射还更大。理想的电缆屏蔽：要使屏蔽电缆在抑制共模辐射方面发挥预期的作用，最重要的一点是要满足“哑铃模型”。哑铃模型的含义是电缆屏蔽层与电缆两端的屏蔽机箱一起构成一个完整的屏蔽体，就象一个哑铃一样完整。这样一个完整的屏蔽体对于抑制共模辐射是最理想的。这与机箱接地与否无关。电缆共模辐射屏蔽的机理：用这种结构的屏蔽体对电缆上的共模辐射起到抑制作用的机理是：屏蔽体为共模电流提供了一个返回通路，从而使共模电流不用从其它导体构成的路径返回，减小了共模电流环路，从而减小了共模辐射。关键点：从以上的屏蔽机理可以知道，作好电缆屏蔽的关键是为共模电流提供一个低阻抗的通路。这不仅要求电缆本身屏蔽层的质量要好（射频阻抗低），而且电缆屏蔽层与金属机箱之间的搭接阻抗要低。其中，后一点是设计中的关键之一。非屏蔽机箱怎么办？：如果电缆两端的机箱不是完全屏蔽的机箱，那么，至少要为电缆屏蔽层提供两个大块金属板作为端接点，为共模电流提供一个回流的路径。注意：在有些场合，电缆的屏蔽层仅在一端端接，另一端悬浮起来（如传感器的电缆），这时，电缆屏蔽层仅能够屏蔽低频电场，对射频共模辐射没有任何作用。这时，可用滤波的方法来解决。 CM CM

屏蔽电缆的评估 DM CM CM V 辐射环路屏蔽层产生的泄漏辐射：前面提到，屏蔽电缆的效果在很大程度上取决于电缆屏蔽层的质量。这意味着，屏蔽层不能提供100%的屏蔽，而会产生一定的泄漏。泄漏的机理是这样的：当共模电流流过电缆屏蔽层时，会在屏蔽层上产生一定的电压，这个电压会在屏蔽层与大地形成的环路中产生电流，导致辐射。屏蔽层上的电流除了共模电流以外，芯线上的电流也会在屏蔽层上感应出电流。传输阻抗：电缆屏蔽层的泄漏常用“传输阻抗”来表示。传输阻抗的定义是：如果电缆屏蔽层的一个表面上流过电流 I，另一个表面上测得电压V，则传输阻抗ZT为： ZT = I / V  由于传输阻抗与电缆的长度有关，因此一般用单位长度的电缆的传输阻抗： ZT = I / VL  / m 传输阻抗越小，则说明电缆的屏蔽效果越好。这对于抑制辐射和提高抗扰度是相同的。对于外界干扰的场合，电缆屏蔽层的传输阻抗低，说明外界干扰在屏蔽层内表面产生的噪声电压小，因此对芯线的影响也小。说明：低频时，屏蔽层的传输阻抗等于其直流阻抗。频率升高时（超过1MHz），由于趋肤效应，传输阻抗减小，屏蔽效能提高。 ZT = V / I I V

不同屏蔽层的传输阻抗 10000 单层编织铝箔 1000 最佳单层编织 100 双层编织 10 传输阻抗（m /m） 1 大部分金属编织网屏蔽层在较高频率时，传输阻抗都开始增加。这是由于编织网上的网孔产生泄漏所致。编织网的传输阻抗与编织密度、编织方法有关。编织网的密度用丝网的覆盖率表示，覆盖率越高，传输阻抗越低。特殊的编织方法通过调整编织网的角度和密度可以获得最小的传输阻抗，这种编织方法称为最佳编织。用传输阻抗表示的屏蔽效能：对于工程设计人员，用屏蔽效能来表示屏蔽电缆的屏蔽效能更容易接受。屏蔽电缆的屏蔽效能可以有多种表示方法：电缆暴露在外界辐射场中时，屏蔽层上的电流与导线上的电流的比值；电缆暴露在外界辐射场中时，没有屏蔽层和有屏蔽层时导线上的电流比值；没有屏蔽的导线产生的辐射场和有屏蔽的导线产生的辐射场的比值；没有屏蔽和有屏蔽时导线之间的耦合量比值。需要注意的是，这些定义得出的屏蔽效能数值是不相同的。用第4种定义得出的屏蔽效能公式为： SEdB = 6 + lg（Z01 – Z02） - 20lg（ZT S）式中：Z01 = 电缆的特性阻抗（芯线到屏蔽层）（） Z02 =屏蔽层到地之间的特性阻抗（） ZT = 传输阻抗 S = 电缆长度对于一般多芯电缆， Z01 约为100，Z02 约为200 ），因此： SEdB  lg（ZT S）（dB）双层编织 + 一层金属双层编织 + 双层金属 0.1 0.01 实心铜 0.001 Hz

屏蔽层的错误接法电缆屏蔽层连接中常见的错误是将屏蔽层的两端捻成小辫，然后连接到连接器的一个插针上，然后连接到屏蔽机箱的内壁或线路板的地线上。将屏蔽层捻成小辫带来的问题是屏蔽层的阻抗加大，不能为共模干扰电流提供有效的通路。另外，由于屏蔽层的不完整，电缆内部导线会产生泄漏辐射。如果小辫连接到机箱内部，这种连接还会带来额外的电磁干扰问题：机箱内部空间的电磁干扰会耦合到小小辫上，借助电缆屏蔽层辐射。如果小辫连接到线路板的信号地上，由于线路板的地线上并不是干净的，当屏蔽层连接到上面时，相当于连接了一根天线，会产生较强的辐射。另外，当电缆屏蔽层上发生 ESD等干扰脉冲时，干扰会直接串扰到电路地线上，对电路造成干扰。如果电缆屏蔽层的小辫连接到屏蔽机箱的内壁上会比连接到PCB上好得多，但由于机箱内壁也不是很干净，有时也会产生一定的辐射和敏感度问题。 CM

电缆屏蔽层的正确端接 D形连接器航空连接器连接器上紧螺纹指形簧片电缆屏蔽层一般是通过连接器护套与屏蔽机箱连接在一起。 D形连接器：D形连接器是应用最普遍一种连接器。在普通的应用场合，屏蔽电缆的屏蔽层与金属护套连接起来，金属护套与连接器的外壳连接起来，然后通过连接器的外壳与另一半连接器外壳连接起来，另一半连接器外壳与屏蔽机箱连接。这种连接方式的缺点是电缆屏蔽层经过了4次搭接才联到机箱上，搭接阻抗很难保证。其搭接质量在很大程度取决与连接器护套和连接器两半的接触。一般只能满足较低的电磁兼容要求。当要求较高时，例如军标的要求，必须采用专门制作的连接器护套和特殊的结构。如图所示。对于图中的结构，屏蔽层首先与金属护套连接在一起，然后护套与屏蔽机箱通过铍铜簧片连接起来。这时屏蔽层与屏蔽机箱之间的搭接阻抗有两部分组成：护套与屏蔽层之间的搭接阻抗加上护套与机箱之间的搭接阻抗。屏蔽层与护套之间的搭接最好是焊接，当焊接不可能时，要用机械力压紧，如锥形螺栓。航空连接器：这种结构中，屏蔽层与屏蔽机箱之间的搭接阻抗由三部分构成：连接器护套与屏蔽层之间的端接＋连接器两部分之间的搭接阻抗＋连接器座与机箱之间的搭接阻抗。只有使这三部分阻抗均为最小，才能获得最小的屏蔽层搭接阻抗。普通的连接器很难保证搭接效果。一个是屏蔽层锁紧机构不完善，不满足360搭接的要求，另外，连接器两部分的接触也不可靠（不满足射频搭接的要求）。因此，螺纹锁紧的航空连接器要比卡接的航空连接器好些。屏蔽层接机箱内壁还是外壁？：单纯从电缆屏蔽层的端接考虑，最好是接在屏蔽箱外面，这样机箱内部的干扰不会串到屏蔽层上，外界在屏蔽层上感应的干扰也不会传导到机箱内部。但是如果连接器是带滤波的，则应根据目的分别考虑。如果为了防止超标辐射，应将连接器安装在机箱的内部，否则滤波器直接将信号线上的干扰旁路到机箱的外壁，有可能造成电磁辐射。如果为了提高抗扰性，则接在机箱外壁。护套与屏蔽层端接利用机械力将屏蔽层压紧金属连接器护套导电弹性衬垫

线路板上的局部屏蔽片状电容线路板上局部屏蔽区域的确定：在实践中，经常要考虑在线路板上对关键器件/电路进行屏蔽。作好局部屏蔽的关键是确定屏蔽区域。这个问题之所以重要，是因为所有穿过屏蔽区域的导线都需要滤波（这与屏蔽机箱的要求是一致的）。如果屏蔽区域选择不当，会给滤波带来困难，甚至不能实现。确定屏蔽区域的原则如下： 1 穿过屏蔽区域界面的导线尽量少； 2 穿过屏蔽区域界面的导线要可滤波，即，这些导线上传输的信号频率要尽量低。如果这些导线上传输的信号频率较高，势必要求滤波器的截止频率较高，降低了滤波的效果。导线滤波的方法：对穿过屏蔽区域的导线进行滤波的理想方法是使用馈通式滤波器，但这不适合于线路板上的走线。对于线路板上的走线，可使用贴片式三端电容器或滤波器（T 形），这种电容器类似于馈通式滤波器，但可以安装在线路板上。但这种滤波器的价格较高。实践表明，使用贴片电容也能取得较好的效果。贴片电容要尽量靠近屏蔽盒，一端接在需要滤波的信号线上，另一端接在地线面上（相当于与屏蔽盒的壁相连）。用于抑制辐射的目的时，电容安装在屏蔽盒的内侧，用于抑制外部干扰的目的时，电容安装在屏蔽盒的外侧。构成一个完整的屏蔽盒：要获得理想的屏蔽效果，屏蔽体必须是一个完整六面体。一般在线路板地面设置一块完整的铜箔或地线面，作为屏蔽盒的一个面，屏蔽盒为一个五面体，扣在这个面上，构成屏蔽体。五面体与地面的接触点越多越好（最好连续，但不可能，因为有导线要穿出），间隔小于要屏蔽电磁波的波长的1/20。注意：如果随便在线路板上罩一个五面体，并且接地不良，不仅几乎没有屏蔽效能，可能还会在某些频率上增加辐射。利用一层铜箔做屏蔽盒面所有穿出屏蔽盒的导线经过滤波屏蔽盒的接地间隔 <  / 20

实践电磁兼容－第五章 PCB的电磁兼容设计

Similar presentations

Presentation on theme: "实践电磁兼容－第五章 PCB的电磁兼容设计"— Presentation transcript:

Similar presentations

About project

反馈

请登录

Auth with social network:

实践电磁兼容 － 第五章 PCB的电磁兼容设计

Similar presentations

Presentation on theme: "实践电磁兼容 － 第五章 PCB的电磁兼容设计"— Presentation transcript:

Similar presentations

About project

反馈

实践电磁兼容－第五章 PCB的电磁兼容设计

Presentation on theme: "实践电磁兼容－第五章 PCB的电磁兼容设计"— Presentation transcript: