第9章 门电路与组合逻辑电路 9.1 数字电路概述 9.2 逻辑代数与逻辑函数 9.3 逻辑门电路 9.4 逻辑门电路的分析和设计

Presentation on theme: "第9章 门电路与组合逻辑电路 9.1 数字电路概述 9.2 逻辑代数与逻辑函数 9.3 逻辑门电路 9.4 逻辑门电路的分析和设计"— Presentation transcript:

1 第9章 门电路与组合逻辑电路 9.1 数字电路概述 9.2 逻辑代数与逻辑函数 9.3 逻辑门电路 9.4 逻辑门电路的分析和设计
数字电路概述 逻辑代数与逻辑函数 逻辑门电路 逻辑门电路的分析和设计 常用的组合逻辑模块

2 9.1 数字电路概述 9.1.1 脉冲信号和数字信号 模拟信号 电子电路中的信号 随时间连续变化的信号 如：正弦波、锯齿波信号等 数字信号
数字电路概述 9.1.1 脉冲信号和数字信号 模拟信号 电子电路中的信号 随时间连续变化的信号 如：正弦波、锯齿波信号等 数字信号 时间和幅度都是离散的 如：脉冲信号等

3 1.脉冲信号的参数 T 0.9 A 0.5 A tW A 脉冲幅度：A 0.1 A 脉冲宽度： tW tf tr 脉冲前沿： tr

4 2、正、负脉冲信号 跃变后的电位比跃变前高 正脉冲： 跃变后的电位比跃变前低 负脉冲： （0V） 3V （-3V） 0V （3V） 0V

5 3、数字信号 脉冲信号 产品数量的统计。 数字表盘的读数。 数字电路信号： 脉冲信号 t u

6 研究数字电路时注重电路输出、输入间的逻辑关系，因此不能采用模拟电路的分析方法。主要的工具是逻辑代数，电路的功能用逻辑状态表（真值表）、逻辑表达式及波形图表示。
在数字电路中，三极管工作在开关状态，即工作在饱和和截止状态。

7 Ui Uo K Ucc R 可用三极管代替 K开------Uo=1, 输出高电平 K合------Uo=0, 输出低电平

8 三极管的开关特性： uA t R1 R2 A F +ucc uF t +ucc 0.3V 截止 饱和

9 9.1.2 二进制 常用数制 十进制： 以十为基数的计数体制 表示数的十个数码： 0 、 1、2、3、4、5、6、7、8、9 位权：10n
二进制 常用数制 十进制： 以十为基数的计数体制 表示数的十个数码： 0 、 1、2、3、4、5、6、7、8、9 位权：10n 遵循逢十进一的规律 157 =

10 二进制： 以二为基数的计数体制 表示数的两个数码： 0、1 位权：2n 遵循逢二进一的规律 （1001）B= = (9)D

11 优缺点 用电路的两个状态---开、关来表示二进制数，数码的存储和传输简单、可靠。
位数较多，使用不便；不合人们的习惯，输入时将二进制转换成二进制，运算结果输出时再转换成十进制数。

12 二进制与十进制之间的转换 二进制转换为十进制 按权展开 （1011）B= +  = (11)D 十进制转换为二进制 求商取余
1 2 3 +  = (11)D 十进制转换为二进制 求商取余 十进制与二进制之间的转换，可以用二除十进制数，余数是二进制数的第0位（ K0 ），然后依次用二除所得的商，余数依次是第一位（ K1 ） 、第二位（ K2 ） 、……。 (25)D=(11001)B

13 转换过程： 低位 2 25  余 1   K0 12 2  余   K1 6 2  余   K2 3 2  余 1   K3 2  余 1   K4 高位 (25)D=(11001)B

14 二—十进制（BCD码）： 用二进制码表示的十进制数： 0~9十个状态，用四位二进制码表示一位十进制数： BCD码 十进制数 1 1 1 2 1 3 1 4 1 7 6 5 8 9

15 9.2 逻辑代数和逻辑函数 9.2.1逻辑代数 在数字电路中，我们要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（布尔代数）。 在逻辑代数中，逻辑函数的变量只能取两个值（二值变量），即0和1，中间值没有意义，这里的0和1只表示两个对立的逻辑状态，如电位的低高（0表示低电位，1表示高电位）、开关的开合等。

16 1.基本逻辑运算及其表示方法 （1）“与”逻辑运算和与门 与逻辑 A、B、C都具备时，事件F才发生。 设 E F A B C 开关闭为“1”
开关开为“0” 灯亮为“1” 则A、B、C与灯F的关系为“与”逻辑 不亮为“0”

17 二极管与门电路 逻辑符号 +5V A & F R B C A F B 输入：A、B ： 3V 逻辑“1” 输入：A、B ： 0V 逻辑“0”
VD1 VD2 R +5V & A B C F 输入：A、B ： V 逻辑“1” 输入：A、B ： V 逻辑“0” 输出：F ： 3V 逻辑“1”；0V 逻辑“0”

18 逻辑式 逻辑与 （逻辑乘） F=A•B•C A F B C 1 逻辑状态表 有0出0 全1出1

19 （2）“或”逻辑运算和或门 或逻辑 A、B、C只有一个具备时，事件F就发生。 A E F B C 开关闭为“1” 开关开为“0” 灯亮为“1” 则A、B、C与灯F的关系为“或”逻辑 不亮为“0”

20 二极管或门电路 逻辑符号 A F A 1 F B B C R -5V 输入：A、B ： 3V 逻辑“1” 0V 逻辑“0”
VD1 VD2 R -5V 1 A B C F 输入：A、B ： V 逻辑“1” 0V 逻辑“0” 输出：F V 逻辑“1” 0V 逻辑“0”

21 或逻辑式 逻辑或 (逻辑加) F=A+B+C A F B C 1 逻辑状态表 全0出0 有1出1

22 （3）“非”逻辑运算和非门 非逻辑 A具备时 ，事件F不发生；A不具备时，事件F发生。 开关闭为“1” A E F R 灯不亮为“0” 开关开为“0” 灯亮为“1” 则开关A与灯F的关系为“非”逻辑

23 三极管非门电路 逻辑符号 A F RB +UCC RC +3V A F 1 限幅二极管 输入：A： V 逻辑“1” 0V 逻辑“0” 输出：F V 逻辑“1” 0V 逻辑“0”

24 逻辑式 逻辑非 逻辑反 逻辑状态表 A F 1 有0出1 有1出0

25 2. 逻辑代数的基本定律 基本运算法则 A+0=A A+1=1 A • 0 =0 • A=0 A • 1=A 所以，可以得到以下逻辑运算：
1 • 1=1 0• 0=0 • 1=1 • 0=0 0+1=1+0=1+1=1 0+0=0

26 逻辑代数的基本定律 交换律 A+B=B+A A• B=B • A 结合律 A+(B+C)=(A+B)+C=(A+C)+B A• (B • C)=(A • B) • C 分配律 A(B+C)=A • B+A • C 普通代数不适用! A+B • C=(A+B)(A+C)

27 吸收律 A+AB=A 证明： A+AB=A(1+B)=A•1=A 利用运算规则可以对逻辑式进行化简。 例如： 被吸收

28 反演律 可以用列真值表的方法证明：

29 3.几种常用的逻辑运算 “与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。 与非：条件A、B、C都具备，则F 不发生。 & A B C F 或非：条件A、B、C任一具备，则F 发生。 1 A B C F

30 A =1 B A =1 F B 异或：输入不同时，输出为“1”，输入相同时，输出为“0”
同或：输入不同时，输出为“0”，输入相同时，输出为“1” =1 A B F

31 9.2.2 逻辑函数及其表示法 1、逻辑函数 任何一个具体的逻辑因果关系都可以用一个确定的逻辑函数来描述。 2、 逻辑函数的表示法
逻辑函数式 把逻辑函数的输入、输出关系写成与、或、非等逻辑运算的组合式，即逻辑代数式，称为逻辑函数式，我们通常采用“与或”的形式。 比如： ABC C B A F + =

32 逻辑图 把相应的逻辑关系用逻辑符号和连线表示出来。 & A B C D 1 F F=AB+CD

33 逻辑状态表 将输入、输出的所有可能状态一一对应地列出

34 注意！ n个变量可以有2n个组合，一般按二进制的顺序，输出与输入状态一一对应，列出所有可能的状态。

35 第一步：取真值表中函数值为“1”的各项，将变量写成“与”的形式；（变量为1，取其本身，变量为0，取其反）
3. 逻辑函数表示形式的变换 （1）由真值表转换到与或表达式 第一步：取真值表中函数值为“1”的各项，将变量写成“与”的形式；（变量为1，取其本身，变量为0，取其反） A C B F 1 第二步：将各项写成“或”的形式 + + + C B A B C A F= A B C B A C

36 （2）由逻辑表达式转换到真值表 A B F 1 1 1 1 1 （3）逻辑表达式与逻辑图的转换
第一步：把逻辑表达式中变量的各种取值组合有序地添入真值表中；（有n个变量时，变量的取值组合有2n个） A B F 1 1 1 1 第二步：计算出变量的各种取值组合对应的函数值，并添入表中。 1 （3）逻辑表达式与逻辑图的转换 前面已经提到，在此不再重复

37 4. 逻辑表达式的化简 在实现同一逻辑功能的前提下，逻辑式越简单，则需要门的数量越少，电路越简单。所以逻辑式的化简是分析和设计逻辑电路必不可少的步骤。 化简： （1）根据逻辑代数的运算法则将逻辑式的项数减少，将每一项中的变量减少。 （2）根据要求将逻辑式转换为需要的逻辑运算形式。如：“与非与非表达式”。

38 例1 利用逻辑代数的基本公式化简： ABC C AB B A F + = 提出AB ) C ( AB B A + = =1 AB C B A
配项 吸收 ) B C ( A + = AB AC + =

39 例2 用与非门实现下列逻辑关系，画出逻辑图 = AB·AC F=AB+AC = AB+AC & B & & & A & C Fd

40 9.3 逻辑门电路 逻辑门电路 门电路是用以实现逻辑关系的电子电路。门电路主要有：与门、或门、非门、与非门、或非门、异或门等。 1
逻辑门电路 逻辑门电路 门电路是用以实现逻辑关系的电子电路。门电路主要有：与门、或门、非门、与非门、或非门、异或门等。 1 0V 在数字电路中，一般用高电平代表1、低电平平代表0，即所谓的正逻辑系统。 只要能判断高低电平即可

41 9.3.1 分立元件门电路 二极管与门 F VD1 VD2 A B +12V & A B F

42 二极管或门 F VD1 VD2 A B -12V 1 A B F

43 三极管非门 R1 VD R2 A F +12V +3V A F 1

44 & A B F 与非门 R1 VD R2 F +12V +3V 三极管非门 VD1 VD2 A B +12V 二极管与门

45 集成门电路 分立元件门电路缺点 1）体积大、工作不可靠。 2）需要不同电源。 3）各种门的输入、输出电平不匹配。
与分离元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为DTL、TTL、HTL、CMOS管集成门电路。

46 9.3.2 集成逻辑门电路 1. TTL门电路 1 2 3 4 5 6 14 13 12 11 10 9 8 7 & TTL与非门的外形 &
双列直插式 74LS00 & &

47 TTL与非门的特性和技术参数 1）电压传输特性 & +5V ui u0 测试电路

48 u0(V) ui(V) 1 2 3 UOH “1” u0(V) ui(V) 1 2 3 UOH (3.6V) UOL (0.3V) UOL
输出高电平 u0(V) ui(V) 1 2 3 UOH “1” u0(V) ui(V) 1 2 3 UOH (3.6V) 输出低电平 UOL (0.3V) UOL (0.3V) 阈值UT=1.4V 传输特性曲线 理想的传输特性

49 2）主要参数 u0(V) （1）输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。
ui(V) 1 2 3 （2）输入高电平UIH、 UOH 输入低电平UIL (3.6V) 典型值UIH=3.6V UIL 0.3V 开门电平Uon= UIH（min） UOL 关门电平Uoff = UIL （max） (0.3V) 典型值Uon=1.8V Uoff =0.8V UIL Uoff Uon UIH

50 （3）阈值电压UT ui<UT时，认为ui是低电平。 ui>UT时，认为ui是高电平。 u0(V) ui(V) 1 2 3 UOH UOL UT=1.4V 阈值UT=1.4V

51 （4）抗干扰容限（噪声容限） 低电平噪声容限： UNL= Uoff- UIL u0(V) ui(V) 1 2 3 UOH (3.4V) (0.3V) UOL UNL UNH 高电平噪声容限： UNH= UIH - Uon UIL Uoff Uon UIH

52 （5）扇出系数 门电路输出驱动同类门的个数 前后级之间电流的联系 ？ & &

53 （6）平均传输时间 t ui o 平均传输时间 50% t uo o 50% tpd1 tpd2

54 注意！ 1、悬空的输入端相当于接高电平。 2、为了防止干扰，可将悬空的输入端接高电平。

55 2. MOS门电路 负载线 MOS反相器 UDS ID ui=“1” ui uo UCC R uo=“0” ui=“0” uo=“1”

56 负载管 ui uo UDD ui uo UDD 驱动管 实际结构 等效结构

57 CMOS反相器 UDD S VT2 D VT1 A F PMOS管 CMOS电路 NMOS管

58 工作原理： UDD S VT2 D VT1 A F 导通 A=0 F=“１” 截止

59 工作原理： UDD S VT2 D VT1 A F 截止 A=１ F=“０” 导通

60 导通 CMOS与非门 A B F A=0 F=1 截止 B=0
VTN1 UDD S D VTP2 VTP1 VTN2 A B F A=0 F=1 截止 B=0

61 VTN1 UDD S D VTP2 VTP1 VTN2 A B F 导通 A=0 F=1 截止 B=1

62 VTN1 UDD S D VTP2 VTP1 VTN2 A B F 导通 A=1 F=1 B=0 截止

63 截止 VTN1 UDD S D VTP2 VTP1 VTN2 A B F F=0 A=1 导通 B=1

64 CMOS电路的优点： A B F 1 1 1 1 1 1 １、静态功耗小。 ２、允许电源电压范围宽（318V）。
1 1 1 1 1 1 CMOS电路的优点： １、静态功耗小。 ２、允许电源电压范围宽（318V）。 3、扇出系数大，抗噪容限大。

65 3. 三态输出与非门 低电平起作用 功能表 E=1 E=0 符号 & A B F EN E 功能表 符号 & A B F EN E
高电平起作用

66 用途： 三态门主要作为TTL电路与总线间的接口电路 E1 E2 E3 公用总线 & A B EN ０ １ E1、E2、E3分时接入高电平

67 ！ 9.3.3 对集成门电路输入、输出端的处理 1. 多余输入端的处理： 悬空（易引入干扰） 直接接+UDD CMOS： 直接接+UCC
TTL： 不许悬空！ 通过合适电阻接+UCC 2、输出端的连接： （三态门、OC门除外） ！ 输出端不能并联！ 输出端不能接地！ 输出端不能直接接电源！

68 3、输入电压范围： ui -0.5V ≤ ≤ UCC（ UDD）+0.5V 4、供电电源的选用： UCC=5~5.5V TTL： 对电源要求高 UDD=3~18V CMOS： 对电源适应范围宽

69 9.4 组合逻辑电路的分析与设计 概述 当前的输出仅取决于当前的输入 组合逻辑电路 逻辑电路 除与当前输入有关外还与原状态有关 时序逻辑电路

70 9.4.1 组合逻辑电路分析 电路 结构 输入输出之间的逻辑关系 分析步骤： 1、由给定的逻辑图写出逻辑关系表达式。
组合逻辑电路分析 电路 结构 输入输出之间的逻辑关系 分析步骤： 1、由给定的逻辑图写出逻辑关系表达式。 2、运用逻辑代数对逻辑式进行化简或变换。 3、列出输入输出状态表并得出结论。 4、根据输入输出状态表判断逻辑功能。

71 例2 分析下图的逻辑功能。 & A B F

72 F=AB+AB 状态表 异或门 =1 相同为“0” 不同为“1”

73 例3 分析下图的逻辑功能。 & A B F 1

74 F=AB+AB 状态表 同或门 =1 相同为“1” 不同为“0”

75 分析下图的逻辑功能。 例4 &2 &3 &4 A M B 1 F =1 1 1 1 被封锁

76 被封锁 &2 &3 &4 A M B 1 F 1 =0 1 控制门

77 9.4.2 组合逻辑电路设计 任务要求 最简单的逻辑电路 分析步骤： 1、指定实际问题的逻辑含义，列出逻辑状态表。
组合逻辑电路设计 任务要求 最简单的逻辑电路 分析步骤： 1、指定实际问题的逻辑含义，列出逻辑状态表。 2、根据状态表，写出逻辑式。 3、用逻辑代数对逻辑式进行化简或变换。 4、根据化简、变换后的逻辑式画出逻辑图。

78 例5 设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。 解：
1)、首先指明逻辑符号取“0”、“1”的含义 三个按键A、B、C按下时为“1”，不按时为“0”。输出是F，多数赞成时是“1”，否则是“0”。 2)、根据题意列出逻辑状态表。

79 逻辑状态表 3)根据状态表，写出逻辑式 A C B F 1 1 B C A F= A B C + B A C + C B A + 1 1 1 1 1 1 1 1 1 4)化简逻辑式

80 A B C F= + A B C + = B C A + B C A + = A B C + B C A + B A C + B C A + C B A + = A B C + ) (A + B A C + ) (B + A C B + ) (C = B C + A C + A B

81 5)根据逻辑表达式画出逻辑图 & 1 A B C F

82 若用与非门实现 & A B C F

83 例6 设计一个二进制 加法器 如：A=1101, B=1001, 计算A+B 进位信号 1 1 0 1 1 0 0 1 + 和 1 1 1
+ 和 1 1 1 1 1 二进制加法运算的基本规则： （1）逢二进一。 （2）最低位是两个最低位数的叠加，不需考虑进位。 （3）其余各位都是三个数相加，包括加数、被加数和低位来的进位信号。 （4）任何位相加都产生两个结果：本位和、向高位的进位信号。

84 （1）半加器 半加运算不考虑从低位来的进位 A---加数；B---被加数；S---本位和；C---进位。 逻辑状态表

85 用与非门实现 画出逻辑图 由逻辑式知，需七个门 & A B 1 S C

86 化简后，可得 & A B 1 S C

87 用异或门构成 逻辑符号 =1 & A B S C A B C S  CO （2）全加器 ai---加数；bi---被加数；ci-1---低位的进位；si---本位和；ci---进位。

88 逻辑状态表 a i b c i-1 s 1

89 半加和 所以：

90 全加器逻辑图 逻辑符号 si 1 ai bi Ci-1 ci C S  CO ai bi ci-1 si ci  CI CO

91 全加器74LS183的管脚图 双全加器 1 14 74LS183 1an 1bn 1cn-1 1cn 1sn 2cn-1 2cn 2sn 2an 2bn Ucc GND

92 例7 用一片74LS183构成两位串行进位全加器。 b1 c0 s1 c1 全加器 a1 b0 c0-1 s0 a0 A1 A0 B1 B0

93 9.5 常用组合逻辑模块 9.5.1 编码器 编码：赋予选定的一系列二进制代码以固定的含义。 编码器：实现编码功能的逻辑电路 编码 数值
常用组合逻辑模块 9.5.1 编码器 编码：赋予选定的一系列二进制代码以固定的含义。 编码器：实现编码功能的逻辑电路 编码 数值 数字系统的信息 文字符号 二进制代码 为了表示字符

94 1. 二进制编码器 将一系列信号状态编制成二进制代码。 n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。 输入： N个信号 2n  N 输出： n位二进制代码

95 例8 用与非门组成三位二进制编码器 ---八线-三线编码器 输入： I1I8八个信号 输出： F2、F1、F0三位二进制数 因为：
23 = 8 1、列出状态表（编码表） 2、写出逻辑表达式并进行化简和变换 3、根据化简和变换后的逻辑式画出逻辑图

96 编码表 I 1 2 3 4 5 6 7 Y

97 Y2 Y1 Y0 & & & 八-三线编码器 I1 I2 I3 I4 I5 I6 I7 I2 I1 I7 I6 I5 I4 I3 1 1 1

98 8-3线优先编码器 当待编码的几个信号同时为1时，应按照事先编排好的优先顺序输出。具有此种功能的编码器为优先编码器。 74LS148为8-3线优先编码器

99 优先扩展输出端 74LS148引线排列图 选通端 输入信号 输入信号 14 13 12 11 10 9 8 1 2 3 4 5 6 7 16
15 UCC YS YEX I1 I2 I3 I0 I7 I6 I5 I4 Y2 Y1 GND Y0 S （ (E ） 输入输出都是反变量 74LS148 有信号时，输入为0，输出的反变量组成反码 输出信号 输出信号 控制端

100 74LS148编码器状态表 输 出 输 入 1 1  1 S（E） I0 I1 I2 I3 I4 I5 I7 I6 Y1 Y2 Y0
输 入 输 出 S（E） I0 I1 I2 I3 I4 I5 I7 I6 Y1 Y2 Y0 YEX 1 1  1

101 亦称8421码 2. 二---十进制编码器 在BCD码中，用四位二进制数表示0~9十个数码。 0000 0001 0010 0011
2. 二---十进制编码器 在BCD码中，用四位二进制数表示0~9十个数码。 0000 0001 0010 0011 0110 0111 1000 1001 0101 0100 8421码 十进制数 在BCD码中，十进制数 (N)D 与二进制编码 (K3K2K1K0)B 的关系可以表示为： 1 2 3 4 5 6 7 8 9 (N)D= 23 K K2+ 21 K1+ 20 K0 8 4 2 1 亦称8421码

102 二---十进制编码器 将十个状态（对应于十进制的十个代码）编制成BCD码。 需要几位输出？ 十个输入 四位 输入：I0 I9 输出：Y0  Y3 十-四线编码器 列出状态表如下：

103 编码表 输入 Y 3 2 1 I 4 5 6 7 8 9 逻辑图略

104 9.5.2 译码器 1. 二进制译码器 编码的逆过程，即将某二进制代码翻译成电路的某种状态。 译码
译码器 编码的逆过程，即将某二进制代码翻译成电路的某种状态。 译码 1. 二进制译码器 将输入的一组n位二进制码译成2n种电路状态。也叫n---2n线译码器。 译码器的输入： n位二进制代码 译码器的输出： 2n个高低电平信号

105 2-4线译码器74LS139的内部线路 & A1 A0 1 输出 输入 控制端

106 74LS139的功能表 “—”表示低电平有效。

107 74LS139管脚图 一片139种含两个2-4译码器

108 在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。
（2）显示译码器 在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。 二-十进制编码 显示译码器 显示器件 显示器件： 常用的是七段显示器件 a b c d e f g

109 接法： a b c d e f g a b c d e f g +5V “1”亮，“0”不亮 共阴极： 各段加正向电压导通，发光;
各段加反向电压截止，不发光 a b c d e f g +5V 共阳极： “0”亮，“1”不亮 各段加反向电压导通，发光; 各段加正向电压截止，不发光

110 七段显示译码表 （共阴极接法） A3 A2 A1 A0 a b c d e f g 9 1 2 3 4 5 6 7 8 a f b g c e d

111 显示译码器： CT7449的管脚图 1 14 CT7449 A1 A2 A3 A0 e a b c d f g Ucc GND BI 消隐控制端

112 功能表（简表） 输 入 输 出 显 示 DA BI ag 1 XXXX 0000000 消隐 8421码 译码 显示字型
输 入 输 出 显 示 DA BI ag 1 XXXX 消隐 8421码 译码 显示字型 完整的功能表请参考相应的参考书。 a b f c d e g CT7449 a b f c d e g A3 A2 A1 A0 CT7449与七段显示器件的连接：

113 9.5.3 数据分配器 功能： 使一路输入信号可以从多路输出。 数据输入端 & A1 A0 1 D Y0 Y1 Y2 Y3 输出端
分配控制端

114 功能表 D F3 D F2 D F1 D F0 数据分配 A A0

115 9.5.4 数据选择器 从一组数据中选择一路信号进行传输的电路，称为数据选择器。
数据选择器 从一组数据中选择一路信号进行传输的电路，称为数据选择器。 数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。 控制信号 A0 A1 D3 D2 D1 D0 W 输入信号 输出信号

116 从n个数据中选择一路传输，称为n选一数据选择器。若被选择数据为m位，则称为m位n选一数据选择器。
控制信号 W3 X3 Y3 W2 X2 Y2 W1 X1 Y1 W0 X0 Y0 A 四位二选一选择器

117 四选一集成数据选择器74LS153 数据输入端 数据输入端 选择控制端 选择控制端 UCC 14 13 12 11 10 9 8 1 2 3 4 5 6 7 16 15 2E A0 2D1 2D2 2D3 2D0 1D2 1D3 A1 1E 1D0 1W GND 2W 1D1 74LS153 输出端 输出端 管脚图 使能控制端 使能控制端

118 四选一集成数据选择器74LS153功能表 控制端 八选一集成数据选择器74LS151功能表
输 入 输 出 A 1 W X D 2 3 E 八选一集成数据选择器74LS151功能表 输入 输出 A 2 1 Y f 000 … 111 D 7

119 ••• =0  用两片74LS151构成十六选一数据选择器 D0 D7 A0 A1 A2 & D8 D15 1 D0D7 D0D7
=1 =0

120 ••• D0 D7 A0 A1 A2 & A3 D8 D15  D8D15 D8D15 =1 1 =1

121 END