编码器和译码器. 编码器和译码器 实验目的 熟悉中规模集成电路编码器、译码器的工作原理和逻辑功能 掌握编码器、译码器的级联方法，了解编码器、译码器的应用.

Presentation on theme: "编码器和译码器. 编码器和译码器 实验目的 熟悉中规模集成电路编码器、译码器的工作原理和逻辑功能 掌握编码器、译码器的级联方法，了解编码器、译码器的应用."— Presentation transcript:

1

2 编码器和译码器

3 实验目的 熟悉中规模集成电路编码器、译码器的工作原理和逻辑功能 掌握编码器、译码器的级联方法，了解编码器、译码器的应用

4 实验原理 编码：用代码表示特定对象的过程（特定对象可以包括字母、数字、符号等）。 编码器：实现编码的逻辑电路。
二进制编码的原则：用n位二进制代码可以表示2n个信号，对N个信号编码时，应由2n≥N来确定编码位数n。 提问：101键盘编码需要几位二进制代码？

5 1.二进制编码器：用n位二进制代码对2n个信号 进行编码的电路。
3位二进制编码器（8-3编码器） 输入8个互斥的信号输出3位二进制代码 利用了输入互斥的约束

6 输入信号为高电平有效（有效：表示有编码请求） 输出代码编为原码（对应自然二进制数）
I 7 6 5 4 3 2 1 Y ≥ 8个输入信号互斥。 当I1~I7输入为0时，输出就是I0的编码。 输入信号为高电平有效（有效：表示有编码请求） 输出代码编为原码（对应自然二进制数）

7 将0~9十个十进制数转换为二进制代码的电路。 下图为8421BCD编码器的真值表。
2.二—十进制编码器 将0~9十个十进制数转换为二进制代码的电路。 下图为8421BCD编码器的真值表。 输入10个互斥的信号，输出4位二进制代码

8 利用了输入互斥的约束

9 3. 优先编码器 允许同时输入几个编码信号，而电路只对其中优先级别最高的信号进行编码。下图为8-3优先编码器74LS148的逻辑图。

10 从功能表看出，输入输出的有效信号都是0。在输入中，下标越大，优先级越高。输出为反码输出。
控制输入端(选通输入端) =0时，编码器工作。 =1时，输出均为1，不进行编码。 为选通输出端。当控制输入端 =0，但无有效信号输入时， =0。 为扩展输出端。当 =0，且有信号输入时， 才为0，否则为1。

11 集成3位二进制优先编码器74LS148

12 集成3位二进制优先编码器74LS148的级联 16线-4线优先编码器
注：从16线-4线优先编码器的功能表和8线-3线优先编码器的功能表的对照去理解。

13 译码器 译码是编码的逆过程。 译码：将表示特定意义信息的二进制代码翻译出来。 译码器：实现译码功能的逻辑电路；
二进制译码原则： 用n位二进制代码可以表示2n个信号，所以对n位代码译码时，应由2n ≥N来确定译码信号位数N。

14 1. 二进制译码器 将输入二进制代码译成相应输出信号的电路。 电路结构
译码器有输出高电平有效和输出低电平有效两种类型。输出高电平有效时，每个输出对应输入的一个最小项；输出低电平有效时，每个输出对应输入的一个最小项的非。 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。 二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。

15 3位二进制译码器 真值表 输入：3位二进制代码 输出：8个互斥的信号

16 逻辑表达式 逻辑图 电路特点：与门组成的阵列

17 集成二进制译码器74LS138 A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），
G1、 　、　 为选通控制端。当G1＝1、　　　　 时，译码器处于工作 状态；当G1＝0、　　　　　 时，译码器处于禁止状态。

18 真值表 输入：自然二进制码 74LS138演示 输出：低电平有效

19 功能扩展：2片74LS138组成4-16线译码器 当E=1时，两个译码器均不工作，输出都为高电平。 当E=0时，译码器工作。
当A3=0时，1号片工作，输出由输入二进制代码A2A1A0决定。 当A3=1时，1号片不工作，输出全为高电平1。2号片工作，输出由输入二进制代码A2A1A0决定。

20 4511真值表

21 实验内容 一、验证74LS148（优先编码器）的逻辑功能并记录真值表。
三、用74LS138和74LS20双与非门设计下面的多输出函数，画出逻辑电路图并画出真值表。 四、一把密码锁有三个按键，分别为A、B、C。 当三个键都不按下时，锁打不开，也不报警； 当只有一个键按下时，锁打不开，但发出报警信号； 当有两个键同时按下时，锁打开，也不报警； 当三个键同时按下时，锁被打开，但要报警。 试使用74LS138和74LS20双与非门实现此逻辑电路并画出真值表。

22 74LS20 3,11脚悬空即可 五、思考题： 设计一个5–32的二进制译码器
提示：用四片74LS138及一片74LS139（2–4译码器）组成一个树状结构的级联译码器。用74LS139的输入端做5–32译码器高二位输入端，74LS138的译码输入端做5–32译码器的低三位输入端。（注：74LS139是低电平输出）

23 74LS148 74LS138 74LS20 +5v电源

24 A为低位,D为高位 数码管电源

25 74LS148 空脚 编码器与译码器 74LS20 空脚