微电子技术新进展西安理工大学 电子工程系 高 勇

内容简介 微电子技术历史简要回顾 微电子技术发展方向 – 增大晶圆尺寸和缩小特征尺寸面临的挑战和 几个关键技术 – 集成电路 (IC) 发展成为系统芯片 (SOC) 可编程器件可能取代专用集成电路（ ASIC ） – 微电子技术与其它领域相结合将产生新产业 和学科

EEI 1952 年 5 月，英国科学家 G. W. A. Dummer 第一次提出了集成电路的设想 1958 年以德克萨斯仪器公司的科学家基尔 比 (Clair Kilby) 为首的研究小组研制出了世 界上第一块集成电路，并于 1959 年公布。 集成电路发明 50 年

EEI 1958 年第一块集成电路： TI 公司的 Kilby ， 12 个器件， Ge 晶片 获得 2000 年 Nobel 物理奖

EEI 1946 年 1 月， Bell 实验室正式成立半导体研 究小组, W. Schokley ， J. Bardeen 、 W. H. Brattain1946 年 1 月， Bell 实验室正式成立半导体研 究小组, W. Schokley ， J. Bardeen 、 W. H. Brattain Bardeen 提出了表面态理论， Schokley 给出 了实现放大器的基本设想， Brattain 设计了 实验Bardeen 提出了表面态理论， Schokley 给出 了实现放大器的基本设想， Brattain 设计了 实验 1947 年 12 月 23 日，第一次观测到了具有放 大作用的晶体管1947 年 12 月 23 日，第一次观测到了具有放 大作用的晶体管 晶体管的发明

EEI 1947 年 12 月 23 日 第一个晶体管 NPN Ge 晶体管 W. Schokley J. Bardeen W. Brattain 获得 1956 年 Nobel 物理奖

EEI 晶体管的三位发明人：巴丁、肖克莱、布拉顿

The Moore’s Law

Moore’s Law: Quantitative 微电子技术是 50 年来发展最快的技术

EEI 世界上第一台计算机 大小：长 24m ，宽 6m ，高 2.5m 速度： 5000 次 /sec ；重量： 30 吨； 功率： 140KW ；平均无故障运行时间： 7min 第一台通用电子 计算机： ENIAC 1946 年 2 月 14 日 Moore School ， Univ. of Pennsylvania 18,000 个电子管 个电阻、 个电容器以及 6000 个继电器 组成。

EEI 微处理器的发展微处理器的发展

EEI 1979 年 3 月 1979 年 3 月 16 Bit 16 Bit 2.9 万晶体管 2.9 万晶体管 5 到 8MHz 5 到 8MHz 1.5µm1.5µm 1985 年 10 月 1985 年 10 月 32 Bit 32 Bit 27.5 万晶体管 27.5 万晶体管 16 到 32 MHz 16 到 32 MHz 1µm1µm 8088 Intel 年第一个 微处理器 多个晶体管 10μm 的 PMOS 工艺 1982 年 286 微处理器 13.4 万个晶体管 频率 6MHz 、 8MHz 、 10MHz 和 12.5MHz 微处理器的发展微处理器的发展 4044

EEI 1989 年 4 月 1989 年 4 月 25 到 50 MHz25 到 50 MHz 1-0.8µm1-0.8µm 32 Bit 32 Bit 120 万晶体管 120 万晶体管 Intel 486 Pentium 1993 年 3 月 1993 年 3 月 32 Bit 32 Bit 310 万晶体管 310 万晶体管 60 到 166 MHz 60 到 166 MHz 0.8µm 0.8µm

P6 (Pentium Pro) in to 200 MHz clock rate 196 mm**2 5500K transistors (external cache) 0.35 micron 4 layers metal 3.3volt VDD >20W typical power Dissipation 387 pins P6 (Pentium Pro) in to 200 MHz clock rate 196 mm**2 5500K transistors (external cache) 0.35 micron 4 layers metal 3.3volt VDD >20W typical power Dissipation 387 pins

EEI ·1999 年 2 月，英特尔推出 Pentium III 处理器， 整合 950 万个晶体管， 0.25μm 工艺制造 ·2002 年 1 月推出的 Pentium 4 处理器，其整 合 5500 万个晶体管，采用 0.13μm 工艺生产 2002 年 8 月 13 日，英特尔开始 90nm 制程的 突破，业内首次在生产中采用应变硅； 2005 年顺利过渡到了 65nm 工艺。

2007 年英特尔推出 45nm 正式 量产工艺， 45nm 技术是全新的 技术，可以让摩尔定律至少再 服役 10 年。

多核微处理器

AMD 四核 “Barcelona” 处理器 采用 300mm 晶圆， 45 纳米技术制造

二、微电子技术的主要发展方向 (1) 电子信息类产品的开发明显出现了两个特点： (1) 开发产品的复杂程度激增 ; (2) 开发产品的上市时限紧迫（ TTM) 集成电路在电子销售额中的份额逐年提高 已进入后 PC 时代 计算机（ PC)-----Computer 通讯（ Cell Telephone )---Communication 消费类电子 ( 汽车电子） ---Consumption

集成电路追求目标 3G(G=10 9 )---3T(T=10 12 ) 存储量（ GB—TByte ） 速度（ GHz—THz) 、 数据传输率 (Gbps- Tbps, bits per second) 三个主要发展方向： 继续增大晶圆尺寸和缩小特征尺寸 集成电路 (IC) 将发展成为系统芯片 (SOC) 可编程器件可能取代专用集成电路（ ASIC ） 微电子技术与其它领域相结合将产生新产业和新 学科 二、微电子技术的主要发展方向 (2)

增大晶圆尺寸

EEI 集成电路制造工艺

Single die Going up to 12” (300mm) Wafer 大生产的硅片直径已经从 200mm 转入 300mm 。 2015 年左右有可能出现 400mm--450mm 直径的硅片。 大生产的硅片直径已经从 200mm 转入 300mm 。 2015 年左右有可能出现 400mm--450mm 直径的硅片。

EEI 缩小器件的特征尺寸 所谓特征尺寸是指器件中最小线条宽度, 常常作为技 术水平的标志。对 MOS 器件而言，通常指器件栅电极 所决定的沟道几何长度，是一条工艺线中能加工的最小 尺寸，也是设计采用的最小设计尺寸单位（设计规则） 缩小特征尺寸从而提高集成度是提高产品性能 / 价格 比最有效手段之一。只有特征尺寸缩小了，在同等集成 度的条件下，芯片面积才可以做得更小, 而且可以使产 品的速度、可靠性都得到提高，相应成本可以降低。

EEI 缩小器件的特征尺寸 集成电路最主要的特征参数的设计规则从 1959 年以来 40 年间缩小了 140 倍。而平均晶体管价格降 低了 107 倍。 特征尺寸： 10 微米 -1.0 微米 -0.8µ （亚微米 ） → 半 微米 0.5 µ→ 深亚微米 0.35µ, 0.25µ, 0.18µ, 0.13µ → 纳米 90 nm →65 nm → 45nm

微电子技术面临的挑战和关键技术 （ 1 ）继续增大晶圆尺寸 （ 2 ） Sub-100nm 光刻技术 （ 3 ）互连线技术 （ 4 ）新器件结构与新材料

INCREASE OF WAFER DIAMETER

COMPARISON OF PRODUCTION COSTS (Cu/Low-K 65 nm)

第一个关键技术： Sub-100nm 光刻

193nm （ immersion) 光刻技术成为 Sub-100nm(90nm-32/22nm) 工艺的功臣

新的一代曝光技术？

· 传统的铝互联（电导率低、易加工） · 铜互连首先在 0.25/0.18µm 技术中使用 · 在 0.13µm 以后，铜互连与低介电常数绝 缘材料共同使用（预测可缩到 20nm ） · 高速铜质接头和新型低 -k 介质材料, 探索 碳纳米管等替代材料 第二个关键技术：多层互连技术

器件及互连线延迟 延迟值 (ns) 器件内部延迟 2 厘米连线延迟 （ bottom layer ） 2 厘米连线延迟 （ top layer ） 2 厘米连线延迟约束

互连技术与器件特征尺寸的缩小

– 新型器件结构 - 高性能、低功耗晶体管 FinFET Nano Electronic Device – 新型材料体系 SOI 材料 应变硅 高 K 介质 金属栅电极 第三个关键技术 : 新器件与新材料

Challenges to CMOS Device Scaling 1.Electrostatics  Double Gate - Retain gate control over channel - Minimize OFF-state drain-source leakage 2.Transport  High Mobility Channel - High mobility/injection velocity - High drive current for low intrinsic delay 3.Parasitics  Schottky S/D - Reduced extrinsic resistance 4. Gate leakage  High-K Dielectrics - Reduced power consumption 5. Gate depletion  Metal Gate BULK 4 5 Si CMOS is expected to dominate for at least the next years while scaling of traditional FETs is expected to slow in the next 5-10 years, so finding ways to add function and improve performance of future IC's with new materials and device structures is crucial.

SOI(Silicon-On-Insulator ） 绝缘衬底上的硅技术

QUASI-PLANAR SOI FinFET

10 nm GATE LENGTH FinFET

t gate 的缩小，栅泄漏 电流呈指数性增长 随着 t gate 的缩小，栅泄漏 电流呈指数性增长 超薄栅 氧化层 栅氧化层的势垒 G SD 直接隧穿的泄漏电流 栅氧化层厚度小于 3nm 后 t gate 大量的 晶体管 栅介质的限制 传统的栅结构 重掺杂多晶硅 SiO 2 硅化物 经验关系 : L  T ox X j 1/3

90nm→65nm 工艺：栅极栅介质已经缩小到 1.2nm 了 （约等于 5 个原子厚度）栅极栅介质太薄，就会造成漏电电流穿透

在 45nm 工艺中采用 High － K ＋金属栅极晶体管 使摩尔定律得到了延伸（可以到 35nm 、 25nm 工艺）

隧穿效应 SiO 2 的性质 栅介质层 T ox <1 纳米 量子隧穿模型 高 K 介质 ? 杂质涨落 器件沟道区中的杂 质数仅为百的量级 统计规律 新型栅结构 ? 电子输运的 渡越时间～ 碰撞时间 介观物理的 输运理论 ? 沟道长度 L<50 纳米 L 源 漏 栅 Tox p 型硅 n+ 多晶硅 NMOSFET 栅介质层 新一代小尺寸器件问题 带间隧穿 反型层的 量子化效应 电源电压 1V 时，栅介质层中电场 约为 5MV/cm ，硅中电场约 1MV/cm 考虑量子化效应 的器件模型 ? …... 可靠性  诞生基于新原理的器件和电路

Which can replace Si CMOS? Targets: Lower cost Less power consumption Higher performance DNA IC Single electron transistor (SET ) Spintronics Carbon Nanotube (CNT) Molecular Devices NANOELECTRONIC DEVICE OPTIONS

SOC System On A Chip 集成电路走向系统芯片

七十年代的集成电路设计 微米级工艺 基于晶体管级互连 主流 CAD ：图形编辑 Vdd A B Out

八十年代的电子系统设计 PE L2 MEM Math Bus Controller IO Graphics PCB 集成 工艺无关 系统 亚微米级工艺 依赖工艺 基于标准单元互连 主流 CAD: 门阵列 标准单元 集成电路芯片

世纪之交的系统设计 SYSTEM-ON-A-CHIP 深亚微米、超深亚 微米级工艺 基于 IP 复用 主流 CAD ：软硬件协 同设计 MEMORYCache/SRAM or even DRAM Processor Core DSP Processor Core GraphicsMPEG VRAM Motion Encryption/Decryption SCSI EISA Interface GlueGlue PCI Interface I/O Interface LAN Interface

集成电路走向系统芯片 SOC 与 IC 的设计原理是不同的，它是微电子 设计领域的一场革命。 SOC 是从整个系统的角度出发，把处理机制 、模型算法、软件（特别是芯片上的操作系统 - 嵌入式的操作系统）、芯片结构、各层次电路 直至器件的设计紧密结合起来，在单个芯片上 完成整个系统的功能。它的设计必须从系统行 为级开始自顶向下（ Top-Down ）。

SOC 主要三个关键支持技术 软、硬件的协同设计技术 面向不同系统的软件和硬件的功能划分理论（ Functional Partition Theory ）。硬件和软件更加紧密 结合不仅是 SOC 的重要特点，也是 21 世纪 IT 业发展的 一大趋势。 IP 模块库的复用技术 IP 模块有三种： 软核 ---- 主要是功能描述； 固核 ---- 主要为结构设计； 硬核 ---- 基于工艺的物理设计，与工艺相关，并经 过工艺验证的。其中以硬核使用价值最高。 CMOS 的 CPU 、 DRAM 、 SRAM 、 E2PROM 和快闪存储器以及 A/D 、 D/A 等都可以成为硬核。 模块界面间的综合分析技术 主要包括 IP 模块间的胶联逻辑技术和 IP 模块综合分 析及其实现技术等。

现场可编程门阵列 (FPGA) 替代 专用集成电路（ ASIC ） 用可编程逻辑技术把整个系统放到一块硅片上，称作 SOPC 。 “ 整个市场都认为这是半导体的未来。 ”

MEMS 技术和生物信息技术将成为 下一代半导体主流技术 MEMS 技术将微电子技术和精密机械加工技术相互融 合，实现了微电子与机械融为一体的系统。从广义上 讲， MEMS 是指集微型传感器、微型执行器、信号处 理和控制电路、接口电路、通信系统以及电源于一体 的微机电系统。 微电子与生物技术紧密结合的以 DNA 芯片等为代表的 生物工程芯片将是 21 世纪微电子领域的另一个热点和 新的经济增长点。 采用微电子加工技术，在指甲盖大小的硅片上制作含 有多达 万种 DNA 基因片段的芯片。芯片可在极短 的时间内检测或发现遗传基因的变化。对遗传学研究 、疾病诊断、疾病治疗和预防、转基因工程等具有极 其重要作用。