第二章 CPU 制作者：李天和
第二章 CPU 1．概况： 2．CPU发展史 3．CPU的主要生产厂商和品牌： 4．CPU性能指标 5．主流CPU及选购
1．概况： CPU(CentralProcessingUnit)中央处理器
2．CPU发展史 8086 CPU是16位的处理器 1979年，Intel公司推出 准16位8088处理器，内部数据总线16位，外部数据总线8位。内含29000个晶体管，时钟频率4.77MHz，地址总线20位，寻址范围1MB。
2．CPU发展史 (续) 80286 CPU 16位的处理器,1982年推出。内含13.4万个晶体管，时钟频率由最初的6MHz提高到20MHz。内部和外部数据总线皆为16位，地址总线为24位，寻址范围达16MB。
2．CPU发展史 (续) 80386 CPU 32位处理器，1985年推出。内含27.5万个晶体管，最初的时钟频率为12.5MHz。80386的内部和外部数据总线都是32位，地址总线也是32位，寻址范围达4GB。
2．CPU发展史 (续) 80486 CPU 1985年推出。集成了120万个晶体管，时钟频率从开始25MHz提高到33MHz、50MHz、66MHz。首次将数学协处理器和一个8KB的高速缓存集成到微处理器芯片内，并采用RISC技术，可以在一个时钟周期内执行一条指令 。
2．CPU发展史 (续) Pentium 1993年Intel公司推出Pentium处理器。内含310万个晶体管，时钟频率由最初的60MHz提高到200MHz。
2．CPU发展史 (续) Pentium PRO 1996年 Intel公司推出Pentium PRO处理器，内含550万个晶体管，内部时钟频率为133MHz。一级缓存为16KB，有一个256KB的二级缓存。
2．CPU发展史 (续) Pentium MMX 1996年底 Intel公司推出Pentium MMX，即内设多媒体扩展指令集（MultiMedia Extensions）。其一级缓存为32KB，含二级缓存。
2．CPU发展史 (续) Pentium Ⅱ 1997年5月 Intel公司推出Pentium Ⅱ， 集成有750万个晶体管，主频有233、266、300、333MHz。
2．CPU发展史 (续) 赛扬-celeron 32位处理器， 1998年推出高性价比CPU——Celeron。Celeron的二级缓存及相关电路被抽离，图形运算功能和运行速度受影响。
2．CPU发展史 (续) Pentium III 32位处理器，1999年初 Intel公司推出PentiumIII，主频有450、500MHz。增加了SSE多媒体指令集。
2．CPU发展史 (续) P4 32位的处理器，2000年11月，Intel公司发布了 P4， 400MHz的前端总线(100 x 4), SSE2指令集，256KB～512KB的二级缓存，全新的超管线技术以及NetBurst架构，初始主频为1.3GHz。
2．CPU发展史 (续) 64位处理器 Intel Prescott (Prescott 对AMD的Athlon 64 )
2．CPU发展史 (续) Prescott处理器核心 Prescott使用0.09微米工艺制程，10×11mm芯片内包含3.3亿个晶体管，是P4的7倍，L2缓存达8MB。（头发丝的直径是60微米， 90纳米工艺即其线径为0.09微米，这是头发丝直径的1/666.67。65纳米是头发丝直径的1/920）。
2．CPU发展史 (续) Athlon 64 X2，双内核桌面处理器
2．CPU发展史 (续) Pentium D处理器 研制90纳米、4GHz Prescott CPU时，暴露出高功耗的危机。继续沿单CPU、高主频的道路研发极为困难。为此，Intel停止了4GHzCPU的开发，与AMD一道把目光放到双核心、以及多核心处理器的开发上。 Pentium D的 D有三层含义：Double(双核)、Desktop(桌面）、Fourth(第四，P4)。 2005年第2季度，Intel公司推出第一款双内核PC机处理器Pentium D，取代Pentium4，处理器命名为Smithfield。 Pentium D 8系列采用90nm制程，LGA775封装，800MHz FSB，两个核心各配备有1M的L2,支持EM64T,Vanderpool，XD Bit和EIST(Enhanced Intel Speedstep Technology,省电技术)。
2．CPU发展史 (续) Pentium D处理器 核心代号为Smithfield的台式机处理器 Intel的双核心构架像一个双CPU平台，Pentium D处理器沿用Prescott架构及90nm生产工艺。Pentium D内核由两个独立的Prescott核心组成，每个核心拥有独立的1MB L2缓存及执行单元，两个核心共拥有2MB缓存。由于两个核心都拥有各自独立的缓存，必须保正每个二级缓存中的信息完全一致，否则就会出现运算错误。为了解决这一问题，Intel将两个核心之间的协调工作交给外部的北桥（MCH）芯片。