计算机系统与网络技术 第1讲 微型计算机硬件基础 讲课教师：常姗 2014. 2. 26

课程介绍 教材 考试&成绩 计算机系统与网络技术（第二版），高等教育出版社 计算机系统与网络技术实验指导及习题解析（第二版），高等教育出版社 期末考试 方式：闭卷、机考 比例：80% 平时成绩 读书报告&实验报告 课堂点名&小测验 比例：20%

主要内容 计算机系统基础 网络基础 TCP/IP工作原理 局域网和广域网组建技术 网络管理和安全 网络应用 Web应用开发

课程安排 教学 实验 实验内容 每周一次 （1-16周） 时间提前一周通知，提交实验报告 Windows XP系统管理 计算机系统维护 交换机、路由器认识和配置 组建局域网 服务器管理与配置 网络管理工具使用 Web应用开发

教师信息 Email 办公室： 上机地点： Website： changshan@dhu.edu.cn 一号学院楼234房间 课前通知 http://csit.dhu.edu.cn/ 要点：

知识大纲 基础知识 计算机系统结构 微型计算机硬件组成 中央处理器 存储器 输入输出接口、设备

数的表示 二进制数与十进制数 二进制数与十六进制数

二进制数 在计算机内部任何数据和程序都是以二进制的形式存储 和处理的 二进制只有0和1两种符号，逢二进一 二进制的计数有两种基本单位 bit 和 byte 1 byte (B) = 8 bits (b) 1字节 = 8个二进制位 例：01011100，00001111

十六进制数表示方法 16进制 - 逢16进1 0~9，A(10)，B (11) ，C(12)，D(13)，E(14)，F(15) 表示方法：在数字后面加上 H 例: 2AF5H = 5 * 160  + F * 161 + A * 162 + 2 * 163 = 10997

二进制和十六进制转换 在实际表述中经常用十六进制的形式，其与二进制的对 应关系为： 每4位二进制数对应一位十六进制数

计算机使用的容量单位 1 Kilobyte(K/KB)=210 bytes=1,024 bytes 1 Megabyte(M/MB)=220 bytes=1,048,576 bytes 1 Gigabyte(G/GB)=230 bytes=1,073,741,824 bytes 1Terabyte(T/TB)=240bytes=1,099,511,627,776 bytes

字（word） 字：由若干个字节构成，字的位数叫做字长，不同档次 的机器有不同的字长。 例： 8位机，1个字 = 1个字节，字长：8位 16位机，1个字 = 2个字节，字长：16位 64位机，1个字 = 8个字节，字长：64位 字是计算机一次数据处理和运算的单位，是计算机性能 的一个重要指标。

知识大纲 基础知识 计算机系统结构 微型计算机硬件组成 中央处理器 存储器 输入输出接口、设备

体系结构 冯诺依曼 (Von Neumann) “计算机” 定义 设备: 接收输入 处理数据 存储数据 产生输出

冯诺依曼结构 1.五个部分组成 2. 三个关键概念: 输入 输出 存储器 计算逻辑单元 I/O 控制单元 Memory 指令和数据存放在同一个可读写的存储器之中 存储器单元可以被寻址，而不管里面存放什么类型的数据 程序总是自上而下的串行执行 I/O CPU Memory 控制器主要功能： 从内存中取出一条指令，并指出下一条指令在内存中位置 对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作； 指挥并控制CPU、内存和输入/输出设备之间数据流动的方向。 哈佛结构

计算机硬件系统分类—按规模 超级计算机（Supercomputer） 大型机（Mainframe） 小型机（Minicomputer） 速度最快、功能最强。数千上万个处理器组成，每秒千亿次以上浮点运算。 超大型的科学计算，如数值气象研究、生物信息、地震地质等， 我国：“银河”、“神威”、“曙光”“ 天河”。 大型机（Mainframe） 专用处理器和操作系统，强大的数据处理能力，一般做大中型企事业单位中央主机。 目前最常见的大型机主要是IBM的Z系列 小型机（Minicomputer） 介于微型机和大型机之间的一种高性能计算机。 微型计算机 （Microcomputer） 体积小，软件丰富，功能齐全，价格便宜，兼容性好。 单片机 微处理器、主存储器和I/O接口等部件集成在一个芯片上， 体积小、功耗低、控制功能强、扩展灵活， 工业控制、网络通信设备、汽车和家电等各类嵌入式系统。

计算机硬件系统分类-按工作模式 服务器 工作站 终端 具有较高计算能力，并为用户提供服务。 大型机、小型机和PC都可以作服务器。 为专业领域设计开发的高性能计算机， 通常配置高分辨率显示屏幕和大容量存储器，具有强大的数据运算与图形、图像处理能力，以满足工程设计、动画制作、科学研究、金融管理等专业领域的应用需求。 终端 最终用户直接使用的各种计算机设备，也称为客户端。 服务器 机架式 刀片式 塔式 机柜式

中央处理器（CPU: Central Processing Unit） 微型计算机硬件组成 中央处理器（CPU: Central Processing Unit） 内/外存储器 总线 输入输出接口 （I/O接口） I/O接口是一电子电路(以IC芯片或接口板形式出现 ),其内有若干专用寄存器和相应的控制逻辑电路构成。它是CPU和I/O设备之间交换信息的媒介和桥梁。CPU与外部设备、存储器的连接和数据交换都需要通过接口设备来实现，前者被称为I/O接口，而后者则被称为存储器接口。 输入输出设备（I/O设备）

知识大纲 基础知识 计算机系统结构 微型计算机硬件组成 中央处理器 存储器 输入输出接口、设备

寄存器（Register）:CPU内部的高速存储部件，容量很小，用来暂存指令、数据和地址。 中央处理器内部结构 计算机的核心部件，主要由运算器、控制器和寄存器组成。 寄存器（Register）:CPU内部的高速存储部件，容量很小，用来暂存指令、数据和地址。

运算器 算术逻辑运算单元（ALU: Arithmetic Logic Unit） 进行算术运算、逻辑运算的部件 核心部件：全加器 基本运算 两数相加、两数相减、 把一个数左移或右移一位， 比较两个数的大小， 将两数进行逻辑“与”、“或”、“异或”运算，逻辑“非”运算

运算器工作步骤 举例：计算 4+5 寄存器存储要计算的数据4,5 控制器向运算器发运算指令 举例：计算 4+5 寄存器存储要计算的数据4,5 控制器向运算器发运算指令 ALU执行运算，算术运算结果9 放置在Accumulator（累加器） 累加器的数据可以送入内存中或 用来继续运算

控制器 控制计算机进行运算及指挥各个部件协调工作，包括： 指令寄存器和指令译码器 时序部件和操作控制部件

指令 计算机指令是计算机硬件能够识别并直接执行的操作命 令，又称为机器指令 每种类型的处理器都有自己的指令系统 明确规定做什么，怎么做 处理器能够直接执行的指令的集合 IntelPentium III以上，SSE(Streaming SIMD Extensions)指令集 Intel酷睿i7，AVX（Advanced Vector Extensions） SSE(Streaming SIMD Extensions)是英特尔在AMD的3DNow!发布一年之后，在其计算机芯片Pentium III中引入的指令集，是继MMX的扩充指令集。SSE 指令集提供了 70 条新指令。 Core i7（中文：酷睿i7，核心代号：Bloomfield）处理器是英特尔于2008年推出的64位四核心CPU，沿用x86-64指令集， AVX(Advanced Vector Extensions) 是Intel的SSE延伸架构，

指令格式 指令的组成： 指令的标准格式 例如：JMP M1 ADD REG1 REG2 操作码 操作数1 … 操作数n 操作码：计算机要执行哪种操作 传送、运算、移位、跳转等操作 不可缺少的组成部分 操作数：指令执行的参与者 一个或两个操作数 可以有3个甚至4个操作数 可以缺省 指令的标准格式 例如：JMP M1 ADD REG1 REG2 操作码 操作数1 … 操作数n

指令的执行过程 控制器从内存取指令送至CPU 对取入的指令进行分析译码 控制器按照指令要求发出控制信号 获取指令所需的操作数 执行相关的操作

指令周期 指令周期：完成一条指令的时间 分为“取指周期”和“执行周期” CPU自动地一条接一条地连续执行指令 取指周期 执行周期 取指周期：CPU通过地址总线给出指令所在的内存单元地址，同时通过控制总线向存储器发出读出数据的控制信号，存储单元中存放的指令通过数据总线读取到CPU的寄存器内。 执行周期：CPU取出指令代码后在指令译码器中进行译码，并根据对指令的译码结果由定时与控制单元有序地发出完成该指令所需要的各种控制信号。如果需要从存储器中取操作数， CPU将通过地址总线发出操作数所在的内存单元地址，同时发出读出数据的控制信号，然后由CPU通过数据总线将操作数取出。如果操作码属于算术运算或逻辑运算，则由运算器进行操作；如果属于数据传送或其他操作，则由控制器接通此操作所需要的电路，完成此操作。 执行周期

高速缓冲存储器（cache） 多级存储 速度，容量，单位价格 位于CPU和主存之间 通常封装于CPU内部 缓存CPU需要使用的数据

高速缓存功能 CPU 访问时间，单位为时钟周期 寄存器：1个时钟周期 高速缓存：几个时钟周期 内存：几十或几百个 命中（hit）：CPU从Cache中获得了所需的数据

微处理器的实现技术 流水线技术（Pipelining） 超标量技术（Superscalar） 分支预测（Branch Prediction）和推测执行（Speculation Execution）技术 乱序执行技术（Out-of-Order Execution） 超线程技术（Hyper-Threading） 多核心处理器技术 分支预测（Branch Prediction）和推测执行技术（Speculation Execution）。计算机程序中的指令并不是完全按照排列的先后顺序执行的。有些时候，需要根据前面指令的执行结果，来判断出下面执行哪条指令。这就是通常所说的条件分支问题。 由于必须等待前面指令的结果，所以必然会造成CPU时钟周期的浪费。若能预测分支情况，则可提前执行相应的指令，避免流水线的等待。当然如果预测错误，就必须将已经装入流水线执行的指令和结果全部清除，再装入正确的指令重新处理，因此预测的准确性就非常重要。现在的微处理器进行分支预测的准确率能够达到90%以上。 乱序执行技术。乱序执行也称错序执行，指CPU不按程序规定的顺序，将多条指令分别发送给各相应电路单元进行处理的技术。CPU分析各电路单元的状态和指令是否能够被提前执行，将可以提前执行的指令发送给相应的电路单元立即执行。各单元执行完成后，还须由相应单元将运算结果按原程序重新排列。

流水线技术 基本思想：把一个重复的过程分解为若干个子过程，每 个子过程与其它子过程并行进行。 与工厂中的生产流水线结构十分相似，因此称为流水线 结构与技术 计算机中的流水线技术：在程序执行时多条指令重叠进 行操作的一种准并行处理实现技术。 流水线技术。处理器执行指令是“顺序”执行的，一条指令的4个步骤完成后，下一条指令才能开始执行。流水线技术（Pipelining）的基本思想是将CPU执行各个步骤的功能单元分开，各自独立执行。图1-9是四条指令在4段流水线上运行的时空图，其中横坐标表示时间，纵坐标代表流水线的各段，图中的数字为各指令标号。

流水线技术-续 假设生产一件产品需要4道工序，同样是生产N件产品， 流水线生产方式与非流水线方式所用的时间比较如图: 非流水线方式每4分钟才有一件产品生产出来; 而流水线方式中，当流水线充满后, 每隔一分钟就有一件产品生产出来，生产效率提高了几倍 (a) 非流水线生产方式 (b) 流水线生产方式

流水线技术-续 CPU的工作也可以大致分为指令的获取、指令译码、取 操作数和执行四个步骤。 1 2 3 4 t1 t2 t3 t4 t5 取操作数 指令译码 取指令 t1 t2 t3 t4 t5 t6 t7 空间 时间

超标量技术 在一个时钟周期内CPU可以执行一条以上的指令。 CPU内部有多条的流水线，并行执行 2 1 4 3 t1 t2 t3 t4 t5 算术逻辑单元 地址生成器 缓存接口 内部寄存器 执行单元 2 1 4 3 指令分析部件1 t1 t2 t3 t4 t5 空间 时间 指令分析部件2

超线程技术（HT） CPU内部有多个逻辑处理器，并行执行 多线程软件在系统平台上平行处理多项任务 处理器的资源利用率平均可提升40% 无超线程技术 有超线程技术

多核心技术 CPU内部有多个物理处理器，并行执行

存储器体系 由不同容量、成本和访问时间的存储设备多级层次结构 本地磁盘、CD、DVD等设备 远程存储设备 更小、更快、成本更高的设备 更大、更慢、更便宜的设备 远程存储设备

总线 连接微处理器、存储器和输入输出接口等装置或功能部件 传送信息（信号）的公共通道，可传送定长的字节块 （word） 数据总线、地址总线、控制总线 数据总线 （Data Bus） 地址总线（Address Bus） 控制总线（Control Bus） 数据内容 微处理器、存储器和输入输出接口三者之间的数据传输。 用于CPU向存储器和I/O接口传送地址信息。 将CPU发出的控制信号传送给其它被控部件，同时将其它部件的状态信号返回CPU。 数据总线与控制总线是双向的，而地址总线是单向的。

输入输出接口 CPU的数据总线无法直接与各个外部设备相连接 必须通过一个中间环节对数据信息进行相适应的变换 输入/输出接口，即I/O接口 外部设备种类 输入信号 输出信息 机械式 电子式 电动式 数字量 模拟量 开关量 图像 声音 打印 在微机系统中除了CPU与主存之外，其他部件统称为外部设备或外围设备（简称外设）。外部设备种类繁多，可以是机械式、电子式、电动式等。输入的信息可以是数字量，也可以是模拟量或开关量，输入的速度与方式也各不相同；输出的信息由于输出设备的不同，需要不同的输出信号。因此CPU的数据总线无法直接与各个外部设备相连，必须通过一个中间环节对数据信息进行相应的转换，这个中间环节称为输入输出接口。

输入输出接口功能 数据隔离 数据缓冲 数据变换 提供外围设备和接口的状态 实现主机与外围设备之间的通信联络控制 使各个外设与CPU进行数据传送时互不干扰； 数据缓冲 协调CPU与外设速度不匹配的矛盾； 数据变换 在输入与输出时对不同模式的数据进行转换； 提供外围设备和接口的状态 以便CPU更好地控制各种外部设备； 实现主机与外围设备之间的通信联络控制

输入输出设备 输入设备 - 从外界将数据、指令等输入到微机的内存 输入设备 - 从外界将数据、指令等输入到微机的内存 输出设备 - 将微机处理后的结果信息转换为外界能够使 用的数字、文字、图形、声音