数字逻辑设计实验 2011 春季学期
实验要求 进入 实验室前,完成本次实验的全部预习内容;进入实验室时按照签到表签到,提交实验预习后对号入座。 每个实验项目完成后均要验收,所有实验项目完成后须经指导教师签字后,整理好实验台,方可离开实验室。 实验成绩采取累加方式: 预习(2分),操作(2分),报告(1分)
实验内容 实验三 利用中规模芯片设计时序电路(一) 实验四 利用中规模芯片设计时序电路(二) 实验五 用VHDL语言设计组合电路 实验三 利用中规模芯片设计时序电路(一) 实验四 利用中规模芯片设计时序电路(二) 实验五 用VHDL语言设计组合电路 实验六 用VHDL语言设计时序电路
实验台结构介绍
实验台结构介绍 ⑫逻辑笔 GND ③ 信号输出 +5V 芯片VCC 芯片GND GND ⑯方波信号 +5V ⑰单脉冲 ⑩信号输入
GND COM A B C D E F G H ②输出显示 ABCDEFGH COM A F B G E C H D
实验三 利用中规模芯片设计时序电路(一)
必做实验项目 利用D触发器设计4位环形计数器 触发器功能转换(D→T′,J-K → T′) 负边沿J-K触发器功能测试 计数器级连 任意进制计数器
利用D触发器设计4位环形计数器 使用芯片:74HC74 双D型正边沿维持-阻塞型触发器 异步复位 时钟 异步置位 异步复位 时钟 异步置位
D触发器基本功能介绍 信号输出 74HC74 D触发器特征方程: Qn+1=D 1RD 1D 1CP 1SD 1Q 1Q 单脉冲 信号输入
利用D触发器设计4位环形计数器 状态转换图 要求:能够实现自启动 1000 0100 0010 0001
利用D触发器设计4位环形计数器 实验要点: 1 自行设计实验电路图 2 断电接线 3 实验单元电源输入的芯片VCC、芯片GND 连接到⑪电源单元的 +5V 、GND插孔 4 输出接③信号输出单元 CP接⑰单脉冲单元的正脉冲 5 RD、 SD不能悬空
触发器功能转换 将D触发74HC74转换为T′触发器 将J-K 触发器74HC112转换为T′触发器 用示波器同时观察CP和Q端波形,并记录频率 要点: CP接⑯方波信号中的400Hz或200Hz 示波器使用方法见实验指导书附录 提示:T′触发器特征方程: Qn+1=Qn
触发器功能转换 使用芯片:74HC112
负边沿J-K触发器功能测试
负边沿J-K触发器功能测试 要点: 74LS55位于实验台左下角的⑥扩展实验单元 扩展实验单元的芯片VCC和GND须连接⑪电源单元的+5V和GND 74HC20位于实验台的④单元的74HC32位置(接线时要按照20芯片实际信号连接) R、S、J、K接实验台的⑩信号输入单元 CP接⑰单脉冲单元的 负脉冲 Q接③信号输出单元
如果电路不稳定可在74HC20的6脚和8脚各加2个反相器(74HC04)
74LS55内部逻辑图 Q
计数器级连 分别用2片74HC90计数器连成二位数五进制或十进制计数器 74HC90有如下功能: 直接置0:R0(1)=R0(2)=1 二进制计数:INPUT A输入 ,QA输出 五进制计数:INPUT B输入 ,QD、QC、QB输出
计数器级连 分别用2片74HC90计数器连成二位数五进制或十进制计数器 要求: 输出端接到信号输出单元,用单脉冲作为输入脉冲 。
任意进制计数器设计 用74HC90实现六进制计数器/八进制计数器 (任选一个实现) 八进制计数器 六进制计数器
任意进制计数器设计 1、单脉冲控制,观察显示。 2、输入连续脉冲,用双踪示波器观察CP和C端, 并记录波形和频率 。 八进制计数器 六进制计数器
实验中应注意的问题 根据要求画出逻辑电路图,并标出各管脚号, 为实验布线打好基础。 布线时,必须断电操作,先将电源和地线接好, 按信号的输入输出关系连好电路,需要经常变 换的信号线最后连接。
故障检测与排除 ♦用逻辑笔或万用表查出断线、引线虚接。 ♦按照电路的逻辑功能,逐级检查电路的输 出、输入是否正常。
下次课预习内容 实验考试内容:七段数码管显示译码器的设计 下次课预习内容 实验考试内容:七段数码管显示译码器的设计 设计要求: 实验前自行设计一个译码器 译码器的输入为三个变量,要求由计数器的输出给定。 该电路至少能显示出0~9和AbCdEFPH中的任意六个字形。 要求器件:两片74HC00,一片74HC10, 一个七段数码管,一片74HC90, 一片74HC08
其他预习内容: 实验四 利用中规模芯片设计时序电路(二) 预习8D型锁存器和移位寄存器的功能
课件存储位置 本地计算机: C:\数字逻辑设计实验 网络存储: http://cms.hit.edu.cn 计算机学院-本科生-数字逻辑设计实验