第六章　总线系统 总线的概念和结构形态 总线接口 总线的仲裁、定时和数据传送模式 PCI总线

6.1  总线的概念和结构形态 存储器 6.1.1 总线的基本概念 总线是构成计算机系统的互联机构，是多个系统功能部件之间进行信息传送的公共通路，并在争用资源的基础上进行工作。 CPU 运算器 总线 控制器 内部总线：CPU内部连接各寄存器及运算部件之间的总线。 系统总线：CPU同计算机系统的其他高速功能部件，如存储器、通道等互相连接的总线。 I/O总线：中、低速I/O设备之间互相连接的总线。 适配器 输入 设备 输出 设备

1. 总线的分类 按连接部件分为： 内部总线 CPU内部连接各寄存器及运算部件之间的总线。 I/O总线 中、低速I/O设备之间互相连接的总线。 内部总线：CPU内部连接各寄存器及运算部件之间的总线。 系统总线：CPU同计算机系统的其他高速功能部件，如存储器、通道等互相连接的总线。 I/O总线：中、低速I/O设备之间互相连接的总线。 通信总线 用于计算机系统之间 或 计算机系统与其他系统（如控制仪表、移动通信等）之间的通信 串行通信总线，并行通信总线

2. 总线的特性 总线的物理实现 主存 插件板 I/O 插件板 CPU 插件板 BUS

2. 总线的特性-2 物理特性 指总线的物理连接方式，包括总线的根数，总线的插头、插座的形状，引脚线的排列方式等。 功能特性 描述总线中每一根线的功能。 电气特性 定义每一根线上信号的传递方向及有效电平范围。送入CPU的信号叫输入信号(IN)，从CPU发出的信号叫输出信号(OUT)。 时间特性 定义了每根线在什么时间有效。规定了总线上各信号有效的时序关系，CPU才能正确无误地使用。

3. 总线的标准化 SA总线(16位，带宽8MB/s) EISA总线(32位，带宽33.3MB/s) 为了使不同厂家生产的相同功能部件可以互换使用，就需要进行系统总线的标准化工作。目前，已经出现了很多总线标准，如PCI、ISA、STD等。 SA总线(16位，带宽8MB/s) EISA总线(32位，带宽33.3MB/s) VESA总线(32 位，带宽132MB/s) PCI总线(64位，带宽264MB/s)

4. 总线带宽 【例1】（P.213） 总线带宽：总线本身所能达到的最高传输速率，单位兆字节每秒(MB/s)。 影响总线带宽的主要因素有：总线宽度、传送距离、总线发送和接收电路工作频率限制以及数据传送形式。 【例1】（P.213） 1. 总线宽度 数据线 的根数 2. 标准传输率 每秒传输的最大字节数（MB／s） 3. 时钟同步/异步 同步、不同步 4. 总线复用 地址线 与 数据线 复用 5. 信号线数 地址线、数据线和控制线的 总和 6. 总线控制方式 并发、自动、仲裁、逻辑、计数 7. 其他指标 负载能力 【例1】(1) 某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少? (2) 如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽是多少? 【解】：(1) 设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得 Dr = D/T = D×1/T = D×f =4B×33×1000000/s=132MB/s (2) 64位=8B， Dr = D×f =8B×66×1000000/s=528MB/s

6.1.2 总线的结构类型 单机系统中总线结构的基本类型： 单总线结构 双总线结构 三总线结构 四总线结构

1. 单总线结构 单总线（系统总线） CPU 主存 I/O接口 外部 设备1 设备2 … 设备n

2. 以存储器为中心的双总线结构 系统总线 CPU I/O接口 外部 设备1 … 设备n 主存 存储总线

2. 面向 CPU 的双总线结构 I/O总线 CPU I/O接口 外部 设备1 设备2 … 设备n M 总 线 主存

2. 带有通道的双总线结构 主存总线 I/O总线 CPU 主存 通道 I/O接口 设备n … 设备0 具有特殊功能的处理器

3. 三总线结构 CPU 主存 系统总线 通道 存储总线 I/O总线 I/O接口 … 设备0 设备n

3. 带有DMA的三总线结构 主存总线 DMA总线 I/O总线 CPU 主存 高速外设 I/O接口 设备1 设备n I/O接口 …

3. 三总线结构的另一形式 局部总线 局部I/O控制器 CPU Cache 主存 系统总线 扩展总线接口 串行接口 局域网 Modem SCSI 扩展总线

4. 四总线结构 主存 CPU 系统总线 局部总线 Cache/桥 高速局域网 SCSI 多媒体 图形工作站 高速总线 扩展总线接口 调制解调器 串行接口 FAX 扩展总线

6.1.3 总线结构对计算机系统性能的影响 最大存储容量 在单总线系统中，最大主存容量必须小于由计算机字长所决定的可能的地址总数。在双总线系统中，对主存和外设进行存取的判断是利用各自的指令操作码。由于主存地址和外设地址出现于不同的总线上，所以存储容量不会受到外围设备多少的影响。 指令系统 在单总线系统中，访问主存和I/O传送可使用相同的操作码，使用相同的指令，但它们使用不同的地址。在双总线系统中，CPU对存储总线和系统总线必须有不同的指令系统。 吞吐量 计算机系统的吞吐量是指流入、处理和流出系统的信息的速率。它取决于信息能够多快地输入内存，CPU能够多快地取指令，数据能够多快地从内存取出或存入，以及所得结果能够多快地从内存送给一台外围设备。 由于上述原因，采用双端口存储器可以增加主存的有效速度。 在单总线系统中，最大主存容量必须小于由计算机字长所决定的可能的地址总数。 在双总线系统中，对主存和外设进行存取的判断是利用各自的指令操作码。由于主存地址和外设地址出现于不同的总线上，所以存储容量不会受到外围设备多少的影响。 在单总线系统中，访问主存和I/O传送可使用相同的操作码，使用相同的指令，但它们使用不同的地址。在双总线系统中，CPU对存储总线和系统总线必须有不同的指令系统。 计算机系统的吞吐量是指流入、处理和流出系统的信息的速率。它取决于信息能够多快地输入内存，CPU能够多快地取指令，数据能够多快地从内存取出或存入，以及所得结果能够多快地从内存送给一台外围设备。

6.1.4 总线的内部结构 P.216 数据总线 双向 与机器字长、存储字长有关 地址总线 单向 与存储地址、 I/O地址有关 数据总线 双向 与机器字长、存储字长有关 地址总线 单向 与存储地址、 I/O地址有关 控制总线 有出（存储器读、存储器写，总线允许、中断确认）；有入（中断请求、总线请求） P.216

6.2 总线接口 6.2.1 接口的基本概念 接口是指CPU、主存、外围设备之间通过总线进行连接的逻辑部件。 6.2  总线接口 6.2.1  接口的基本概念 接口是指CPU、主存、外围设备之间通过总线进行连接的逻辑部件。 接口部件在它动态连接的两个功能部件之间起着缓冲器和转换器的作用，以便实现彼此之间的信息传送。 适配器（接口）：实现高速CPU与低速外设之间工作速度上的匹配和同步，并完成计算机和外设之间的所有数据传送和控制。

CPU、接口和外围设备之间的连接关系 【例2】(P.221) 功能：控制、缓冲、状态、转换、整理、程序中断 一个适配器必有两个接口 接口功能： 1.控制： 接口靠程序的指令信息来控制外围设备的动作，如启动、关闭设备等。 2.缓冲：　接口在外围设备和计算机系统其他部件之间用作为一个缓冲器，以补偿各种设备在速度上的差异。 3.状态：接口监视外围设备的工作状态并保存状态信息。状态信息包括数据“准备就绪”、“忙”、“错误”等等，供CPU询问外围设备时进行分析之用。 4.转换： 接口可以完成任何要求的数据转换，如并－串转换或串－并转换，因此数据能在外围设备和CPU之间正确地进行传送。 5.整理： 接口可以完成一些特别的功能，例如在需要时可以修改字计数器或当前内存地址寄存器。 6.程序中断： 每当外围设备向CPU请求某种动作时，接口即发生一个中断请求信号到CPU。 事实上，一个适配器必有两个接口： 　　一是和系统总线的接口，CPU和适配器的数据交换一定的是并行方式； 　　二是和外设的接口，适配器和外设的数据交换可能是并行方式，也可能是串行方式。 根据外围设备供求串行数据或并行数据的方式不同，适配器分为串行数据接口和并行数据接口两大类。 【例2】 利用串行方式传送字符，每秒钟传送的比特(bit)位数常称为波特率。假设数据传送速率是120个字符/秒，每一个字符格式规定包含10个bit(起始位、停止位、8个数据位)，问传送的波特率是多少?每个bit占用的时间是多少? 【解】：　　 波特率为：10位×120/秒=1200波特 每个bit占用的时间Td是波特率的倒数：Td=1/1200=0.833×0.001s=0.833ms 功能：控制、缓冲、状态、转换、整理、程序中断 一个适配器必有两个接口 串行数据接口、并行数据接口 P.220

6.2.2 信息的传送方式 数字计算机使用二进制数，它们或用电位的高、低来表示，或用脉冲的有、无来表示。 计算机系统中，传输信息基本有三种方式： 串行传送 并行传送 分时传送

1. 串行传送　 使用一条传输线，采用脉冲传送。主要优点是只需要一条传输线，这一点对长距离传输显得特别重要，不管传送的数据量有多少，只需要一条传输线，成本比较低廉。缺点就是速度慢。 串行 P.219

2. 并行传送 每一数据位需要一条传输线，一般采用电位传送。 并行 P.219

3. 分时传送 分时传送有两种概念： 总线复用方式，某个传输线上既传送地址信息，又传送数据信息。为此必须划分时间片，以便在不同的时间间隔中完成传送地址和传送数据的任务。 分时使用总线

6.3  总线的仲裁与定时 6.3.1 总线的仲裁 总线仲裁是总线系统的核心问题之一。为了解决多个主设备竞争总线控制权的问题，必须具有总线仲裁部件。它通过采用优先级策略或公平策略进行仲裁，选择其中一个主设备作为总线的下一次主方，接管总线控制权。 主设备(模块) 对总线有 控制权 从设备(模块) 响应 从主设备发来的总线命令

总线占用期——主方持续控制总线的时间。 按照总线仲裁电路的位置不同，仲裁方式分为： 集中式仲裁 必有一个中央仲裁器（在单机系统中，中央仲裁器即为总线控制器），它受理所有功能模块的总线请求，按优先原则或公平原则进行排队，然后仅给一个功能模块发出授权信号。 分布式仲裁 不需要中央仲裁器，而是多个仲裁器竞争使用总线。每个功能模块都有自己的仲裁号和仲裁器。通过分配优先级仲裁号，每个仲裁器将仲裁总线上得到的仲裁号与自己的仲裁号进行比较，从而获得总线控制权。

集中式仲裁 总 线 控 制 部 件 … (1) 链式查询方式 I/O接口0 BS BR I/O接口1 I/O接口n BG 数据线 地址线 (1) 链式查询方式　　 I/O接口1

总 线 控 制 部 件 1 … (2) 计数器定时查询方式 BS -总线忙 BR-总线请求 I/O接口0 BS BR I/O接口1 数据线 地址线 I/O接口0 … BS BR I/O接口1 I/O接口n 设备地址 (2) 计数器定时查询方式 设备地址 计数器 1 I/O接口1

总 线 控 制 部 件 … (3) 独立请求方式 数据线 地址线 I/O接口0 I/O接口1 I/O接口n BG-总线同意 BR-总线请求 BRn BGn BG-总线同意 BR-总线请求 (3) 独立请求方式 排队器 排队器

分布式仲裁

6.3.2 总线的定时 总线定时（事件出现在总线上的时序关系）是总线系统的又一核心问题之一。 为了同步主方、从方的操作，必须制订定时协议。 6.3.2 总线的定时 总线定时（事件出现在总线上的时序关系）是总线系统的又一核心问题之一。 为了同步主方、从方的操作，必须制订定时协议。 通常采用同步定时与异步定时两种方式。 总线的一次信息传送过程大致分五个阶段：请求总线，总线仲裁，寻址（目的地址），信息传送，状态返回（错误报告）。

1. 同步定时——同步式数据输入 总线传输周期 时钟 地址 读 命令 数据 T1 T2 T3 T4 在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定，总线周期的长度是固定的。 数据

1. 同步定时——同步式数据输出 T1 总线传输周期 T2 T3 T4 时钟 地址 数据 写 命令

2. 异步定时 主设备 从设备 请 求 回 答 不互锁 半互锁 全互锁 　　后一事件出现在总线上的时刻建立在应答方式或互锁机制基础上，不需要统一的公共时钟信号，总线周期的长度是可变的。 主设备 从设备 请 求 回 答 【例3】 某CPU采用集中式仲裁方式，使用独立请求与菊花链查询相结合的二维总线控制结构。每一对请求线BRi和授权线BGi组成一对菊花链查询电路。每一根请求线可以被若干个传输速率接近的设备共享。当这些设备要求传送时通过BRi线向仲裁器发出请求，对应的BGi线则串行查询每个设备，从而确定哪个设备享有总线控制权。请分析说明下图所示的总线仲裁时序图。 不互锁 半互锁 全互锁

6. 4 总线结构举例 传统微型机总线结构 存储器 控制器 主存控制器 ISA EISA 标准总线控制器 系统总线 调制解调器 多媒体 SCSI II 控制器 主存控制器 ISA EISA 8 MHz16位数据通路 标准总线控制器 33 MHz32位数据通路 系统总线 调制解调器 多媒体 高速局域网 高性能图形 CPU …

VL-BUS局部总线结构 系统总线 ISA EISA 多媒体 高速局域网 高性能图形 调制解调器 图文传真 标准总线 控制器 CPU 33 MHz的32位数据通路 系统总线 ISA EISA 多媒体 高速局域网 高性能图形 调制解调器 图文传真 8 MHz的16位数据通路 标准总线 控制器 CPU 主存控制器 存储器 局部总线 SCSIⅡ VL BUS …

PCI 总线结构 PCI控制器 PCI加速器 CPU 多媒体 PCI桥路 高速局域网 高性能图形卡 调制解调器 图文传真 PCI 总线 系统总线 33 MHz的32位数据通路 8 MHz的16位数据通路 ISA EISA 标准总线 控制器 SCSIⅡ 存储器 PCI控制器 PCI加速器 PCI总线是当前流行的总线，是一个与处理器无关的高速外围总线，又是至关重要的层间总线。它采用同步时序协议和集中式仲裁策略，并具有自动配置能力。PCI适合于低成本的小系统，因此在微型机系统中得到了广泛的应用。 PCI总线采用集中式仲裁方式。由中央仲裁器根据一定的算法对各主设备的申请进行仲裁，决定把总线使用权授予谁。仲裁器清楚当前总线的使用状态：是处于空闲状态还是一个有效的总线周期。 PCI总线支持隐藏式仲裁。隐藏式仲裁使裁决过程或在总线空闲期进行或在当前总线周期内进行，提高了总线利用率。

典型的PCI总线结构 桥的功能是什么？ 同步时序协议 集中式仲裁策略 支持隐藏式仲裁 自动配置能力 P.227

多层PCI 总线结构 PCI总线2 存储器 桥0 桥4 PCI设备 桥5 总线桥 桥3 桥1 设备 桥2 第一级桥 第二级桥 第三级桥 存储器总线 标准总线 CPU

6.5 Futurebus+总线 正在发展的Futurebus+总线是迄今为止最复杂的总线标准，能支持64位地址空间，64位 、 128位、256位数据传输，为下一代的多处理机系统提供了一个稳定的平台。它可以满足各类高性能系统的需求，因此适合于高成本的较大规模计算机系统。

作业 17，20