数字逻辑：应用与设计 复习大纲

题型： 1、选择题： 12=6x2 2、判断题： 8=8x1 3、填空题： 20=20x1 4、简答题： 30=6x5 1、逻辑图<->开关等式转换；开关方程的其他实现（译码器、多路器） 2、组合逻辑设计（真值表、开关方程-化简、画出逻辑图） 3、时序电路分析

第一章 数字概念与数制系统 1、数字概念与数制系统（基础、各进值之间的转换计算、算数运算等） 2、BDC码 加权码（1.9.2）概念 习题： 第一章 数字概念与数制系统 1、数字概念与数制系统（基础、各进值之间的转换计算、算数运算等） 2、BDC码 加权码（1.9.2）概念 习题： 各进值之间的转换计算： P34: 13、14、15、17、18、19 以1为基、2为基等补码计算 P35: 30 31

第二章 布尔开关代数 本章介绍了开关代数 逻辑函数可表示为： 开关函数的特性： 开关函数的特性 开关变量 开关函数，包括表达式、真值表和逻辑图 开关函数的特性： 集合和元素 算术和逻辑操作符 开关函数的特性 等价性 封闭性 0-1律 结合律 分配律

第二章 布尔开关代数 开关代数的特性、定理。 分配律、互补律、吸收律等进行化简 德.摩根定理(对偶律) 难点：使用这些定理化简 掌握逻辑符号和IEEE逻辑符号(三种基本运算与、或非，异或) ---画逻辑图 习题 基本逻辑： P62: 3、4、5 利用定理化简： P63: 22、24、26 27等 逻辑表达式化简方法：布尔代数和卡洛图 逻辑函数化简后的结果不是唯一的 根据逻辑图写出布尔表达式：P64:30

第二章 布尔开关代数 根据逻辑图写出布尔表达式：P64:30

第三章 组合逻辑原理 第3章定义了组合逻辑并介绍了一个模型 卡诺图可作为消除布尔函数中输入变量冗余的方法 介绍混合逻辑(正和负逻辑表示) 第三章 组合逻辑原理 第3章定义了组合逻辑并介绍了一个模型 卡诺图可作为消除布尔函数中输入变量冗余的方法 三、四变量卡诺图 （化简） 随意项可用于进一步化简布尔函数 定义了质蕴含和必要质蕴含 介绍混合逻辑(正和负逻辑表示) 介绍多数出函数的化简

第三章 组合逻辑原理 (3.1-3.4；3.5-3.6不要求；3.7、3.8了解) 重点：组合逻辑设计、卡洛图相关概念及化简方法。 第三章 组合逻辑原理 (3.1-3.4；3.5-3.6不要求；3.7、3.8了解) 重点：组合逻辑设计、卡洛图相关概念及化简方法。 组合逻辑、标准积之和，和之积；最大项、最小项、随意项等概念 （如判别是否是最小项、质蕴含） 组合逻辑设计的一般方法: （P117） 组合逻辑设计：根据实际问题构造真值表，并写出输出函数。（对同一逻辑问题的不同描述方式包括 真值表 、 逻辑方程 、 逻辑图 ） 4变量以下卡洛图化简；关键——逻辑相邻 P114： 10 12

第三章 小结、术语、习题 卡诺图化简P114： 10 12 3.5、3.6 不要求 3.7 混合逻辑 了解 3.5、3.6 不要求 3.7 混合逻辑 了解 3.8 多输出函数 掌握作用（对于多输出组合逻辑电路，仅将各单个输出函数化为最简表达式，不一定能使整体达到最简。） 习题： 组合逻辑设计： 4 （练习方法） 卡诺图化简P114： 10 12

第四章 组合逻辑的分析与设计小结 组合逻辑设计的一般方法： 数字集成电路特性 讨论的中规模集成电路有： 其他的组合逻辑话题： 第四章 组合逻辑的分析与设计小结 组合逻辑设计的一般方法： 问题转化为真值表 产生输出方程并化简 用泡-泡表示法画出逻辑图 数字集成电路特性 讨论的中规模集成电路有： 译码器、 编码器、 多路器、 加法器和乘法器 比较器（知道功能） 算数逻辑单元(ALU) 其他的组合逻辑话题： 三态缓冲器 组合逻辑险态

第四章 组合逻辑的分析与设计 4.1 组合逻辑设计的一般方法 第四章 组合逻辑的分析与设计 4.1 组合逻辑设计的一般方法 P117：组合逻辑设计的一般方法;分析步骤 组合逻辑电路的特点(与时序电路比较) 4.2 数字集成电路 ----了解 实现布尔函数： 译码器、编码器、多路器、加法器和减法器、比较器等的功能、逻辑符号； 4.3 译码器实现： P131 例；(注图4-18有错，请看课件) [控制信号输入] 译码器能用作最小项或最大项产生器。 绝大数情况下，译码器输出是低电平有效。 输出函数是最小项时(∑)，对低有效项进行 “或” (输入取反)；输出函数是最大项时(∏)，对低有效项进行 “与” 如实现加法器（S= C=）(P149 全加器 实现) 全减器

第四章 小结、术语、习题 4.4 编码器：功能 P139例、 P141(二进制代码分配) 74xx148 4.5 多路器 第四章 小结、术语、习题 4.4 编码器：功能 P139例、 P141(二进制代码分配) 74xx148 4.5 多路器 P146 例、表4-11 (8-1多路器实现4变量布尔函数 ) 4-1多路器实现3变量； 2-1多路器实现2变量

第四章 小结、术语、习题 4.6 加法器和减法器 （掌握半加器、全加器、串行加法器、并行加法器等概念，具体硬件实现了解） 第四章 小结、术语、习题 4.6 加法器和减法器 （掌握半加器、全加器、串行加法器、并行加法器等概念，具体硬件实现了解） 4.7 二进制比较器 比较器功能 P159 例 一位二进制比较器 (p117组合逻辑设计方法) 4.8、4.9、4.10、4.11 了解 重点4.1-4.5 ：译码器、数字多路器 习题(P178) 15、74LS138译码器 译码器、多路器等逻辑符号，实现开关方程

第五章 触发器、简单计数器和寄存器 时序电路模型 四种基本类型触发器，逻辑图、激励表和逻辑符号： 触发器的触发过程： 第五章 触发器、简单计数器和寄存器 时序电路模型 简单延迟 Mealy机 Moore机 四种基本类型触发器，逻辑图、激励表和逻辑符号： R-S 锁存器和带始终控制的RS触发器（不允许输入 空翻） D 锁存器和时钟制的触发器 J-K触发器 T触发器 触发器的触发过程： 电平触发 边沿触 触发器的时间参数(不要求) 计数器

第五章 触发器、简单计数器和寄存器 内容： 5.1 时序电路模型。掌握，与组合逻辑区别。 第五章 触发器、简单计数器和寄存器 内容： 5.1 时序电路模型。掌握，与组合逻辑区别。 5.2 触发器。主要内容。四种基本触发器特征方程、真值表(激励表)、逻辑符号、时序图 5.3 触发器的时间规范，了解。 5.4 5.5 5.6 了解 寄存器的一些概念

第五章 触发器、简单计数器和寄存器 时序电路、触发器等概念。 [时序逻辑电路具有 存储 功能，因此在结构上一定包含 锁存器 或 触发器 ] 第五章 触发器、简单计数器和寄存器 时序电路、触发器等概念。 [时序逻辑电路具有 存储 功能，因此在结构上一定包含 锁存器 或 触发器 ] 触发器按照实现的逻辑功能分类、触发方式。 （触发器具有 2 个稳定的物理状态，我们把时钟脉冲激励到达之前的状态称为 现态 ，时钟脉冲激励到达之后的状态称为 次态 ，存储n位二进制信息要 n 个触发器。）

第五章 触发器、简单计数器和寄存器 四种基本触发器特征方程、真值表(激励表)、逻辑符号、时序图（必须掌握） D触发器，JK，RS触发器 习题 第五章 触发器、简单计数器和寄存器 四种基本触发器特征方程、真值表(激励表)、逻辑符号、时序图（必须掌握） D触发器，JK，RS触发器 习题 基础题： 3（D触发器逻辑图 P188） 时序图： 4、5 、 6、7、12； 逻辑符号： 11、13； 根据逻辑图分析时序： 18、19(K=q’）、20; [课堂练习: JK K=q’]

第六章 时序电路介绍 回顾状态机模型，同步时序电路表示法。 同步时序电路的分析方法： 状态图 状态表 转换表 第六章 时序电路介绍 回顾状态机模型，同步时序电路表示法。 状态图 状态表 转换表 用转换表和四类触发器状态方程导出激励表 同步时序电路的分析方法： 6.3.1节 9个步骤

第六章 时序电路介绍 P278：小结 基本概念：状态图、状态表、转换表、激励表 重点：状态图 状态图->状态表->转换表 习题： 第六章 时序电路介绍 P278：小结 基本概念：状态图、状态表、转换表、激励表 重点：状态图 状态图->状态表->转换表 习题： 分析P283： 11、12（注意标注了芯片管教） 课堂练习: 时序分析 JK K=q

第六章 时序电路介绍 13 序列检测 检测其他内容 如：0110 画状态图