数字系统设计 I Digital System Design I EE141 数字系统设计 I Digital System Design I 刘鹏 浙江大学信息与电子工程系 Feb. 28, 2013 Spring 2013 ZDMC – Lec. #1 – 1

任课教师 liupeng@zju.edu.cn 刘鹏 浙江大学信息与电子工程学系, 信电楼306 Zhejiang University EE141 任课教师 刘鹏 liupeng@zju.edu.cn 浙江大学信息与电子工程学系, 信电楼306 Zhejiang University Department of Information Science and Electronic Engineering Hangzhou, 310027 Tel: 86-571-87953170 (O) TA: 史航：shihang1992@zju.edu.cn Spring 2013 ZDMC – Lec. #1 – 2

课程简介 参考书 考核 答疑 阎石, 数字电子技术基础,第5版, 高等教育出版社, 2006. EE141 课程简介 参考书 阎石, 数字电子技术基础,第5版, 高等教育出版社, 2006. R.H.Katz, G.Borriello, Contemporary Logic Design, second edition,电子工业出版社, 2005. M.M.Mano, Michael D.Ciletti, Digital Design, Fourth Edition, 数字设计(第四版), 电子工业出版社, 2008. http://www.prenhall.com/mano 补充材料，见网页 http://mypage.zju.edu.cn/liupeng/教学工作 数字系统设计I 考核 平时30%(作业,上课,期中考试) 期末考试70% 答疑 信电楼309房间/周五下午3:00-4:30 Spring 2013 ZDMC – Lec. #1 – 3

课程结构 控制器和微码 测试和验证 脉冲电路 基础理论知识(必备) 数字电路分析与设计 数字系统和编码、布尔代数、门电路 组合电路 时序电路 EE141 课程结构 基础理论知识(必备) 数字系统和编码、布尔代数、门电路 数字电路分析与设计 组合电路 时序电路 控制器和微码 测试和验证 脉冲电路 Spring 2013 ZDMC – Lec. #1 – 4

数字系统-设计抽象级别 (Design Abstraction Levels） EE141 数字系统-设计抽象级别 (Design Abstraction Levels） SYSTEM MODULE + GATE CIRCUIT DEVICE G S D n+ n+ Spring 2013 ZDMC – Lec. #1 – 5

设计准则 （Design Metrics） 如何评价数字电路的性能 成本Cost 可靠性Reliability EE141 设计准则 （Design Metrics） 如何评价数字电路的性能 成本Cost 可靠性Reliability 可扩展性Scalability 速度Speed (delay, operating frequency) 功耗Power dissipation 能耗Energy to perform a function Spring 2013 ZDMC – Lec. #1 – 6

同步数字系统 (Digital Systems) EE141 同步数字系统 (Digital Systems) 同步数字硬件系统Synchronous Digital Hardware Systems 同步（Synchronous）: “Clocked” - all changes in the system are controlled by a global clock and happen at the same time (not asynchronous) 数字（Digital）: All inputs/outputs and internal values (signals) take on discrete values (not analog). Example digital representation: acoustic waveform A series of numbers is used to represent the waveform, rather than a voltage or current, as in analog systems. Spring 2013 ZDMC – Lec. #1 – 7

EE141 数字系统例子-1 数字计算机 最大化能效 计算器 - 最小化成本 Spring 2013 ZDMC – Lec. #1 – 8

数字系统例子-2 Digital Watch 最小化功耗. 电池可维持数年 EE141 Spring 2013 ZDMC – Lec. #1 – 9

设计折中 设计规范 - 作为设计人员必须在约束条件下实现预期的功能。 功能性描述. 性能，成本，功耗 EE141 Spring 2013 ZDMC – Lec. #1 – 10

EE141 设计表达 Spring 2013 ZDMC – Lec. #1 – 11

Cell Phone EE141 Spring 2013 ZDMC – Lec. #1 – 12 Power Management Analog Baseband Digital Baseband (DSP + MCU) Power Management Small Signal RF RF Cell Phone Spring 2013 ZDMC – Lec. #1 – 12

Blue Gene/Q Compute chip EE141 Blue Gene/Q Compute chip 360 mm² Cu-45 technology (SOI) ~ 1.47 B transistors 16 user + 1 service processors plus 1 redundant processor all processors are symmetric each 4-way multi-threaded 64 bits PowerISA™ 1.6 GHz L1 I/D cache = 16kB/16kB L1 prefetch engines each processor has Quad FPU (4-wide double precision, SIMD) peak performance 204.8 GFLOPS@55W Central shared L2 cache: 32 MB eDRAM multiversioned cache will support transactional memory, speculative execution. supports atomic ops Dual memory controller 16 GB external DDR3 memory 1.33 Gb/s 2 * 16 byte-wide interface (+ECC) Chip-to-chip networking Router logic integrated into BQC chip. External IO PCIe Gen2 interface System-on-a-Chip design : integrates processors, memory and networking logic into a single chip Spring 2013 ZDMC – Lec. #1 – 13

Blue Gene/Q packaging hierarchy EE141 Blue Gene/Q packaging hierarchy 4. Node Card 32 Compute Cards, Optical Modules, Link Chips, Torus 3. Compute Card One single chip module, 16 GB DDR3 Memory 2. Module Single Chip 1. Chip 16 cores 5b. I/O Drawer 8 I/O Cards 8 PCIe Gen2 slots 6. Rack 2 Midplanes 1, 2 or 4 I/O Drawers 7. System 20PF/s 5a. Midplane 16 Node Cards 5-D Topology: 16x16x16x12x2 A Q32 card is 2x2x2x2x2 and a midplane is 4x4x4x4x2. Ref: SC2010 Spring 2013 ZDMC – Lec. #1 – 14

目标 数字电路设计的基础理论 数字系统分析方法 数字系统设计方法 数字系统实现和测试方法 培养电子线路的设计兴趣和解决问题的基本技能 EE141 目标 数字电路设计的基础理论 数字系统分析方法 数字系统设计方法 数字系统实现和测试方法 培养电子线路的设计兴趣和解决问题的基本技能 Spring 2013 ZDMC – Lec. #1 – 15

EE141 逻辑代数基础（复习） Spring 2013 ZDMC – Lec. #1 – 16

逻辑代数概述 基本概念-布尔代数 逻辑： 事物的因果关系 用简单(0/1)代数描述复杂性事物 逻辑运算的数学基础： 逻辑代数 EE141 逻辑代数概述 基本概念-布尔代数 逻辑： 事物的因果关系 逻辑运算的数学基础： 逻辑代数 在二值逻辑中的变量取值： 0/1 用简单(0/1)代数描述复杂性事物 Spring 2013 ZDMC – Lec. #1 – 17

与（AND） 或（OR） 非（NOT） 逻辑代数中的三种基本运算 EE141 逻辑代数中的三种基本运算 与（AND） 或（OR） 非（NOT） 1）以A=1表示开关A合上，A=0表示开关A断开； 2）以Y=1表示灯亮，Y=0表示灯不亮； 三种电路的因果关系不同： Spring 2013 ZDMC – Lec. #1 – 18

与 -AND A B Y 0 0 0 1 1 条件同时具备，结果发生 Y= A AND B = A&B = A·B = AB EE141 与 -AND 条件同时具备，结果发生 Y= A AND B = A&B = A·B = AB 真值表/truth table 图形符号 A B Y 0 0 0 1 1 国标 国际 Spring 2013 ZDMC – Lec. #1 – 19

或-OR A B Y 0 0 0 1 1 条件之一具备，结果发生 Y= A OR B = A+B 真值表 图形符号 EE141 真值表 图形符号 A B Y 0 0 0 1 1 Spring 2013 ZDMC – Lec. #1 – 20

非-NOT(反相器) 条件不具备，结果发生 真值表 图形符号 A Y 1 EE141 真值表 图形符号 A Y 1 Spring 2013 ZDMC – Lec. #1 – 21

几种常用的复合逻辑运算1 与非-NAND 或非-NOR 与或非AND-NOR EE141 Spring 2013 ZDMC – Lec. #1 – 22

几种常用的复合逻辑运算2 异或-EXCLUSIVE OR Y= A  B A B Y 0 0 0 1 1 EE141 0 0 0 1 1 Spring 2013 ZDMC – Lec. #1 – 23

几种常用的复合逻辑运算3 同或-EXCLUSIVE NOR /符合 Y= A ⊙B A B Y 0 0 1 0 1 EE141 0 0 1 0 1 Spring 2013 ZDMC – Lec. #1 – 24

逻辑代数的基本公式和常用公式 基本公式 常用公式 运算规则：交换律、结合律、分配律、重叠律、互补律、反演律、还原律、逆； EE141 逻辑代数的基本公式和常用公式 基本公式 运算规则：交换律、结合律、分配律、重叠律、互补律、反演律、还原律、逆； 常用公式 符号的优先级：1）括号，2）非，3）与，4）或。 Spring 2013 ZDMC – Lec. #1 – 25

基本公式 证明方法：推演 真值表 根据与、或、非的定义，得布尔恒等式 序号 公 式 10 1′ = 0; 0′= 1 1 0 A = 0 EE141 基本公式 证明方法：推演 真值表 根据与、或、非的定义，得布尔恒等式 序号 公 式 10 1′ = 0; 0′= 1 1 0 A = 0 11 1 + A= 1 2 1 A = A 12 0 + A = A 3 A A = A 13 A + A = A 4 A A′= 0 14 A + A′ = 1 5 A B = B A 15 A +B = B + A 6 A (B C) = (A B) C 16 A + (B +C) = (A + B) + C 7 A (B +C) = A B + A C 17 A + B C = (A +B)(A +C) 8 (A B) ′ = A′ + B′ 18 (A+ B) ′ = A′B′ 9 (A ′) ′ = A Spring 2013 ZDMC – Lec. #1 – 26

公式（17）的证明 （公式推演法）： A+BC=(A+B)(A+C) EE141 公式（17）的证明 （公式推演法）： A+BC=(A+B)(A+C) Spring 2013 ZDMC – Lec. #1 – 27

公式（17）的证明 （真值表法）： ABC BC A+BC A+B A+C （A+B）(A+C) 000 001 1 010 011 100 EE141 公式（17）的证明 （真值表法）： ABC BC A+BC A+B A+C （A+B）(A+C) 000 001 1 010 011 100 101 110 111 Spring 2013 ZDMC – Lec. #1 – 28

A (AB) ′ = A B′ ; A′ (AB) ′ = A′ EE141 若干常用公式 序 号 公 式 21 A + A B = A 22 A +A ′B = A + B 23 A B + A B′ = A 24 A ( A + B) = A 25 A B + A′ C + B C = A B + A′ C A B＋ A′ C + B CD = A B + A′ C 26 A (AB) ′ = A B′ ; A′ (AB) ′ = A′ Spring 2013 ZDMC – Lec. #1 – 29

逻辑代数的基本定理 代入定理 ------在任何一个包含A的逻辑等式中，若以另外一个逻辑式代入式中A的位置，则等式依然成立。 EE141 Spring 2013 ZDMC – Lec. #1 – 30

代入定理1 应用举例： 式（17） A+BC = (A+B)(A+C) A+B(CD) = (A+B)(A+CD) EE141 代入定理1 应用举例： 式（17） A+BC = (A+B)(A+C) A+B(CD) = (A+B)(A+CD) = (A+B)(A+C)(A+D) Spring 2013 ZDMC – Lec. #1 – 31

EE141 代入定理2 应用举例： 式 （8） Spring 2013 ZDMC – Lec. #1 – 32

逻辑代数的基本定理-2 反演定理 -------对任一逻辑式 不属于单个变量的上的反号保留不变 变换顺序 先括号，然后乘，最后加 EE141 Spring 2013 ZDMC – Lec. #1 – 33

EE141 反演定理 应用举例： Spring 2013 ZDMC – Lec. #1 – 34

逻辑函数及其表示方法 逻辑函数Logic function Y=F(A,B,C,······) EE141 逻辑函数及其表示方法 逻辑函数Logic function Y=F(A,B,C,······) ------若以逻辑变量为输入，运算结果为输出，则输入变量值确定以后，输出的取值也随之而定。输入/输出之间是一种函数关系。 注：在二值逻辑中， 输入/输出都只有两种取值0/1。 Spring 2013 ZDMC – Lec. #1 – 35

逻辑函数的表示方法 各种表示方法之间可以相互转换 真值表 逻辑式 逻辑图logic diagram EE141 逻辑函数的表示方法 真值表 逻辑式 逻辑图logic diagram 波形图waveform/timing diagram 卡诺图 计算机软件中的描述方式-Verilog HDL/VHDL 各种表示方法之间可以相互转换 Spring 2013 ZDMC – Lec. #1 – 36

逻辑真值表 输入变量 A B C···· 输出 Y1 Y2 ···· 遍历所有可能的输入变量的取值组合 输出对应的取值 EE141 Spring 2013 ZDMC – Lec. #1 – 37

将输入/输出之间的逻辑关系用与/或/非的运算式表示就得到逻辑式。 EE141 逻辑式 将输入/输出之间的逻辑关系用与/或/非的运算式表示就得到逻辑式。 逻辑图 用逻辑图形符号表示逻辑运算关系，与逻辑电路的实现相对应。 波形图 将输入变量所有取值可能与对应输出按时间顺序排列起来画成时间波形。 Spring 2013 ZDMC – Lec. #1 – 38

EE141 Spring 2013 ZDMC – Lec. #1 – 39

HDL (Hardware Description Language) EE141 卡诺图 EDA中的描述方式 HDL (Hardware Description Language) VHDL (Very High Speed Integrated Circuit …) Verilog HDL EDIF DTIF 。。。 Spring 2013 ZDMC – Lec. #1 – 40

EE141 举例：举重裁判电路 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 1 0 1 1 1 A:主裁判 B/C:副裁判 Spring 2013 ZDMC – Lec. #1 – 41

各种表现形式的相互转换 真值表 逻辑式 例：奇偶判别函数的真值表 A=0,B=1,C=1使 A′BC=1 EE141 各种表现形式的相互转换 真值表 逻辑式 例：奇偶判别函数的真值表 A=0,B=1,C=1使 A′BC=1 A=1,B=0,C=1使 AB′C=1 A=1,B=1,C=0使 ABC′ =1 这三种取值的任何一种都使Y=1, 所以 Y= ? A B C Y 1 Spring 2013 ZDMC – Lec. #1 – 42

每组输入变量取值对应一个乘积项，其中取值为1的写原变量，取值为0的写反变量。 将这些变量相加即得 Y。 EE141 真值表 逻辑式方法： 找出真值表中使 Y=1 的输入变量取值组合。 每组输入变量取值对应一个乘积项，其中取值为1的写原变量，取值为0的写反变量。 将这些变量相加即得 Y。 把输入变量取值的所有组合逐个代入逻辑式中求出Y，列表 Spring 2013 ZDMC – Lec. #1 – 43

EE141 逻辑式 逻辑图 1. 用图形符号代替逻辑式中的逻辑运算符。 Spring 2013 ZDMC – Lec. #1 – 44

2. 从输入到输出逐级写出每个图形符号对应的逻辑运算式。 EE141 逻辑式 逻辑图 1. 用图形符号代替逻辑式中的逻辑运算符。 2. 从输入到输出逐级写出每个图形符号对应的逻辑运算式。 Spring 2013 ZDMC – Lec. #1 – 45

EE141 波形图 真值表 思考：怎么转换？ Spring 2013 ZDMC – Lec. #1 – 46